EDA复习要点2014年5月32.docVIP

主要知识点 从执行方式看VHDL的描述语句包括那些描述语句？ 用VHDL语言进行设计时，按描述语句的执行顺序进行分类，可将VHDL语句分为顺序执行语句（Sequential）和并行执行语句（Parallel）。’--未初始化的，‘X’--强未知的，‘0’--强0，‘1’--强1，‘Z’--高阻态，‘W’--弱未知的，‘L’--弱0，‘H’--弱1，‘-’--忽略。 完整的条件语句将产生什么电路，不完整的条件语句将产生什么电路？ 完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路 信号和变量有什么区别？P121 （1）信号赋值至少有δ延时，而变量赋值没有延时。 （2）信号除当前值外有许多相关的信息，而变量只有当前值。 （3）进程对信号敏感而对变量不敏感。 （4）信号可以是多个进程的全局 信号；而变 量 只在 定义它 们 的顺序域 可见（共享）。 （5）信号 是 硬 件 中 连 线 的 抽 象 描 述，它们的功能是保存变化的数据和连接子元件，信号在元件的端口连接元件。变量在硬件中没有类似的对应关系，它们用于硬件特性的高层次建模所需要的计算中。 （6）信号赋值和变量赋值分别使用不同的赋值符号“=”和“：=”，信号类型和变量类型可以完全一致，也允许两者之间相互赋值，但要保证两者的类型相同。OUT单向输出端口 IN单向输入端口 INOUT输入输出双向端口 BUFFE反馈式双向端口