ch03付蔚电子工艺基础PPT北航出版社.pptVIP

地线设计 地线设计的原则是: ①数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。 ②接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。 ③接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 退藕电容配置 PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是： ①电源输入端跨接10~100uf的电解电容器。如有可能，接100uF以上的更好。 ②原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pF的但电容。 ③对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。 ④电容引线不能太长，尤其是高频旁路电容不能有引线。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 3.4 元器件的封装 3.4.1定义 封装，就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。封装时主要考虑的因素： ①芯片面积与封装面积之比为提高封装效率，尽量接近1：1； ②引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能； ③基于散热的要求，封装越薄越好。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 3.4.2元器件的封装形式 SOP/SOIC封装 SOP是英文Small Outline Package的缩写，即小外形封装。 DIP封装 DIP是英文 Double In-line Package的缩写，即双列直插式封装。 PLCC封装 PLCC是英文Plastic Leaded Chip Carrier的缩写，即塑封J引线芯片封装。 TQFP封装 TQFP是英文thin quad flat package的缩写，即薄塑封四角扁平封装。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. PQFP封装 PQFP是英文Plastic Quad Flat Package的缩写，即塑封四角扁平封装。 TSOP封装 TSOP是英文Thin Small Outline Package的缩写，即薄型小尺寸封装。 BGA封装 BGA是英文Ball Grid Array Package的缩写，即球栅阵列封装。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 电子工艺基础付蔚 第3章 绘图原理及PCB制版工艺 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 第3章绘图原理及PCB制版工艺 3.1 Protel 99SE内容简介 3.2 Protel 99SE简明使用方法 3.3 PCB设计规则 3.4 元器件的封装 3.5 PCB制板工艺 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Pro