Vivado+Zedboard之流水灯.docx

Vivado+Zedboard之流水灯环境： Vivado 2014.2开发板：Zedboard version xc7z020clg484-1实验： 使用Vivado和SDK进行Zedboard开发，制作一个简单的流水灯程序以说明软硬件协同设计的方法、开发流程等。本文将分为三个部分：1. 使用Vivado创建一个工程，并构建一个Zynq嵌入式处理系统2. 在上述基础上，将完成后的硬件导入到SDK中进行软件设计。3. 最后下载到ZedBoard上进行调试。1. 使用Vivado创建工程1.1新建工程1.鼠标左键双击Vivado 2014.2图标，打开Vivado 2014.2，出现如下界面：2.单击Create New Project创建一个新的工程： 3.单击Next执行下一步；4.选择工程所在的位置，并输入工程名test_led，单击Next；5．在Vivado中新建一个RTL工程，暂不添加文件，单击Next；6. 单击Next执行下一步；7. 单击Next执行下一步；8. 单击Next执行下一步；9.这一步要注意，在左上角Specify处选择Boards，选择ZedBoard Zynq Evaluation and Development Kit version D器件，单击Next；10.单击Finish11.等待软件根据设定新建一个RTL工程。 这样新建工程的步骤就完成了，下面进行硬件设计步骤；1.2硬件设计 新建工程的界面如下：单击Create Block Design，创建并添加IP核；2.输入工程名led，单击OK；3.等待软件Create Block Design，创建完成后的界面如下：4. Add IP，一般会提示This design is empty.To get started, Add IP from the catalog，单击Add IP会出现IP的目录，如果此处没有提示，可以单击Diagram左边框的Add IP添加；5. 在目录Search中输入ZYNQ7 Processing System；6.双击ZYNQ7 Processing System完成IP核的添加；7.等待软件Add IP，添加完成后的界面如下：8.单击Run Block Automation;9.单击processing_system7_0;10.单击OK；11.等待软件运行，运行后的界面为：12.如果想了解内部的详细结构和进行接口配置，可以双击ZYNQ7 Processing System核，（此实验不需要设置，如果想直接进行下一步实验可以直接跳到步骤16）13.等待软件运行，运行后的界面为：14.单击左侧对应内容可以进行接口配置：15.单击OK完成配置；16.继续添加IP ，单击左侧的Add IP图标：17.在目录Search中输入AXI GPIO；18.双击AXI GPIO添加；19.继续添加IP，单击左侧的Add IP图标，在目录Search中输入AXI BRAM Controller：20.双击AXI BRAM Controller，完成添加；21．继续添加IP，单击左侧的Add IP图标，在目录Search中输入Block Memory Generator：22. 双击Block Memory Generator，完成添加；23.右键单击Block Memory Generator，选择Customize Block：24. Mode处选择BRAM Controller，Memory Type处选择True Dual Port RAM：25．单击OK完成设置；26.连接the Block Memory Generator to the AXI4 BRAM Controller 27．Run Connection Automation 选择 /axi_gpio_0/S_AXI：28.单击OK，完成此部分的连接；29. Run Connection Automation again, 选择/axi_gpio_0/GPIO； 30.选择leds_8bits，单击OK；31.Run Connection Automation again, 选择/axi_bram_ctrl_0/S_AXI；32.单击OK；33. 修改the range of the AXI BRAM Controller to 64K：34. 单击File选择Save Block Design保存设计（也可以直接Ctrl+S）1.3硬件处理1. Tools Validate Design2．等待软件运行，运行后的界面如下：3.单击OK；4.right-click the top-level subsystem design-Generate Outpu