- 1、本文档共10页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
实验五 计数、译码和显示综合实验 一、实验目的 1、熟悉集成计数器的逻辑功能及其使用方法; 2、掌握由集成计数器构成任意进制计数器的设计方法; 3、熟悉译码驱动器和7段LED数码显示器的使用方法,提高综合实验的技能。 二、实验内容与要求 1、验证4位同步二进制加法计数器74LS161的逻辑功能; 2、测试验证驱动共阳极数码管的BCD-七段译码器/驱动器7447的逻辑功能; 3、用与非门和74LS161设计一个60进制计数器。 要求写出60进制计数器地详细设计过程,逻辑图在60进制计数器的基础上加进译码显示电路,并通过实验验证。 三、实验报告要求 1、根据各题的题意,列出相应功能表或真值表,对于功能验证的部分要写出测试条件和 测试步骤;对于设计部分,要写出详细地设计过程。 2、将各测试结果填入自画的表格中。 3、写出实验总结,主要是电路调试及故障排除方面的经验和教训。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 五、实验原理 4位同步二进制加法计数器74LS161的逻辑功能的验证。 74LS161的逻辑电路图见教材P282图6.3.13,引脚图和逻辑符号如下图(a)、(b)所示。 D0 D1 D2 D3 CLK ET EP Q0 Q1 Q2 Q3 C LD’ RD’ 74LS161 (b) (a) 四、实验仪器与器材 1、仪器:数字实验台、三用表 2、器材:74LS20(二-4输入与非门)、74LS04(反相器)、7447译码驱动器2 片和七段数码管2片等。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 测试方法与步骤如下: ⑴ 在实验台上找到芯片⑴ 在实验台上找到芯片74LS161,接通电源UCC=+5V和地线。将EP、ET、D0~D3、LD’和RD’分别接到电平开关上,以便输入高低电平。将CLK接到脉动开关上,Q0~Q3和C接到发光二极管上,然后按以下测试步骤分别加入各种输入信号,观察发光二极管的变化情况,并将结果填入自制的功能表中。 (2)在实验台上找到芯片74LS161,接通电源UCC=+5V和地线。将EP、ET、D0~D3、 LD’和RD’分别接到电平开关上,以便输入高低电平。将CLK接到脉动开关上,Q0~Q3 和C接到发光二极管上,然后按以下测试步骤分别加入各种输入信号,观察发光二极管 的变化情况,并将结果填入自制的功能表中。 (3)功能测试 置零功能测试:RD’=0,分别拨动EP、ET、D0~D3、LD’和CLK的相应开关,观察Q0~Q3所接发光二极管的变化情况,并将结果填入自制的功能表中。 预置数功能测试:RD’=1、LD’=0、D0~D3接入相应的数据,时钟信号CLK通过脉动开关加入,然后拨动EP、ET的相应开关,看其输出变化情况,并将结果填入自制的功能表中。 保持功能测试:RD’=1、LD’=1,EP=0、ET=1或EP=1、ET=0 然后加时钟或不加时钟,以及改变D0~D3的输入数据,看其输出变化情况,并将结果填入自制的功能表中。 计数功能测试:RD’=1、LD’=1、EP=1、ET=1,并加入时钟信号,即用
文档评论(0)