verilog hdl 语言学习.pptVIP

EDA课程设计-Verilog HDL 程序设计 教师：郑兆兆 2013年12月30日 原理图设计输入 硬件描述语言设计输入（VHDL 、 Verilog HDL） 波形设计输入 底层设计输入 层次设计输入 Verilog HDL基础 Verilog HDL设计模块结构 一个完整的Verilog HDL设计模块包括端口定义、I/O声明、变量类型声明和功能描述等4个部分。 module decide (f, a, b, c);//端口定义 input a, b, c ; /* I/O output f ; 声明*/ wire a, b, c ; /*变量 reg f ; 类型声明*/ always @(a or b or c) /*功 begin 能 ……. 描 end 述*/ endmodule