veriloghdl培训.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * always语句 Slide * Basic Training for VerilogHDL always的触发方式 always的电平触发 always@(a or b or c) begin end always的沿触发 always@(posedge clk or negedge rst) begin end 电平触发时，只要有一个敏感信号发生变化即执行一次过程语句；沿触发时，clk和rst中的任意一个有效沿到来都会执行一次过程块，常用来描述时序逻辑 always的事件控制 Slide * Basic Training for VerilogHDL always块的or事件控制 always@(a or b or c) begin end always@(a,b,c) begin end 关键字or可以用 “,”来进行替换，可用来描述多个事件名组成的敏感列表 always的事件控制 Slide * Basic Training for VerilogHDL always块的or事件控制 always@(a or b or c or d or e or f or g or h or p or m) begin