EDA技术与Verilog设计王金明冷自强编著教案第2章课件教学.pptVIP

2.1 概 论 PLD的集成度分类 PLD连接表示法 2.4 低密度PLD的原理与结构 典型CPLD器件的结构 典型FPGA的结构 习 题 引 脚 描 述 功 能 TDI 测试数据输入(Test Data Input) 测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。 TDO 测试数据输出(Test Data Output) 测试指令和编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。 TMS 测试模式选择(Test Mode Select) 控制信号输入引脚，负责TAP控制器的转换。TMS必须在TCK的上升沿到来之前稳定。 TCK 测试时钟输入(Test Clock Input) 时钟输入到BST电路，一些操作发生在上升沿，而另一些发生在下降沿。 TRST 测试复位输入(Test Reset Input) 低电平有效，异步复位边界扫描电路(在IEEE规范中，该引脚可选)。 边界扫描IO引脚功能 边界扫描数据移位方式 未编程前先焊接安装 减少对器件的触摸和损伤 不计较器件的封装形式 系统内编程--ISP 样机制造方便 支持生产和测试流程中的修改 在系统现场重编程修改 允许现场硬件升级 迅速方便地提升功能 ISP功能提高设计和应用的灵活性 2.9 在系统编程 下载接