EDA技术与Verilog设计王金明冷自强编著教案第8章课件教学.pptVIP

8.1 Megafunctions库 8.3.4 逻辑门库 8.3.5 其他模块 8-1 采用Quartus II软件的宏功能模块lpm_counter设计一个模60加法计数器，进行编译仿真，查看仿真结果。 8-2 采用Quartus II软件的宏功能模块lpm_rom，用查表的方式设计一个实现两个8位无符号数加法的电路，进行编译仿真。 8-3 先用lpm_rom设计4bit×4bit和8bit×8bit乘法器各一个，再用Verilog分别设计4bit×4bit和8bit×8bit乘法器，比较两类乘法器的运行速度和资源好用情况。 8-4 用数字锁相环实现分频，假定输入时钟频率为10MHz，要想得到6MHz的时钟信号，使用altpll宏功能模块实现该电路。 习 题 在线教务辅导网： 更多课程配套课件资源请访问在线教务辅导网 馋死 PPT研究院 POWERPOINT ACADEMY * * 第8章 宏功能模块设计 8.1 Megafunctions库 8.2 Maxplus2库 8.3 Primitives库 内容 宏功能模块设计 Megafunction库是Altera提供的参数化模块库。从功能上看，可以把Megafunction库中的元器件分为： 算术运算模块（arithmetic） 逻辑门模块（gates） 储存模块（sto