SR8201G datasheet.docVIP

单芯片10/100M以太网PHY收发器 概述 SR是一电路SR8201G实现了10/100M以太网物理层所有功能，包括：物理编码子层（PCS），物理媒介适配层（PMA），双绞线物理介质关联层（PMD），10Base-TX编码/解码器，和双绞线媒体接入单元（TPMAU）。 SR8201G采用高级CMOS工艺设计以满足低电压低功耗要求。通过内部集成的DSP技术，芯片在各种条件下都能获得极佳的性能。 应用范围 MAU（媒体接入单元） DTV（数字电视） CNR（网络通信扩展卡） 游戏控制台 网络打印及办公设备 DVD播放和记录设备 以太网HUB（集线器） 以太网交换机 主要特点 V单电源供电 采用FN24-04x04无铅封装 内部框图 管脚排列图 QFN24 封装 管脚定义 Symbol Type Description 14 TXC IO/PD 发送接收时钟 50MHz同步时钟用于发送、接收、管理接口。 输入输出由RXER/CLK_CTL管脚及内部寄存器控制。 15 TXEN I/PD 发送允许信号 16 TXD[0] I/PD 发送数据 17 TXD[1] I/PD 11 CRS_DV O/PD 载波侦听/接收数据有效 PHY在介质非空闲状态时使能CRS_DV信号 10 RXD[0] LI/O/PD 接收数据 9 RXD[1] LI/O/PD 7 RXER LI/O/PD 接收数据出错 PHY要求输出RX_ER信号，但是对MAC是可选信号 2. 串行管理接口 Pin No Symbol Type Description 13 MDC I/PU 串行管理接口时钟输入 该管脚提供MDIO的同步时钟。时钟最高频率为2.5MHz。 内置弱上拉电阻有效防止总线悬空 12 MDIO IO/PU 串行管理接口数据输入/输出 该管脚提供串行管理接口的双向数据 3. 时钟接口 Pin No Symbol Type Description 22 XTALI I 25MHz晶体振荡输入 如果使用外部时钟输入，将时钟信号接到XTALI管脚 23 XTALO IO 25MHz晶体振荡输出 4. 10M/100M网络接口 Pin No Symbol Type Description 4 5 MDI+[0] MDI-[0] IO 发送输出 100Base-TX和10Base-T模式共用差分发送输出对 2 3 MDI+[1] MDI-[1] IO 接收输入 100Base-TX和10Base-T模式共用差分接收输入对 5. 偏置接口 Pin No Symbol Type Description 24 RREF I 偏置电阻连接 该管脚必须通过一个5.6K?电阻接地，用于提供内部参考偏置 6. 设备配置接口 Pin No Symbol Type Description 20 LED0/ PHYAD[0] LI/O/PU PHY地址设置管脚 PHY可设置的地址范围为： 00000~00011，默认为00001。 注：PHYAD[0]管脚的内置弱上拉电阻使PHYAD[0]默认为1；通过外接4.7K?的下拉电阻设置PHYAD[0]为0； PHYAD[1]管脚的内置弱下拉电阻使PHYAD[1]默认为0；通过外接4.7K?的上拉电阻设置PHYAD[1]为1 10 RXD[0]/ PHYAD[1] LI/O/PD 20 LED0/ PHYAD[0] LI/O/PU LED驱动管脚 通过PHY寄存器LED_SEL[1:0]位设置功能如下： LED_SEL 00 01（默认值） 10 11 LED0 ACTALL LinkALL/ACTALL LinkALL/ACTTX Link10/ACT10 LED1 Link100 Link100 LinkALL/ACTRX Link100/ACT100 注：当PHYAD[0]通过外接4.7K?的下拉电阻设置为0时，LED0输出高电平有效；PHYAD[0]通过外接4.7K?的上拉电阻或悬空设置为1时，LED0输出低电平有效。 LED1输出低电平有效 21 LED1/ INTB OD 7 RXER/ CLK_CTL LI/O/PD TXC输入输出设置脚 上电复位时，RXER/CLK_CTL管脚用于控制硬件时钟输入输出： 1: TXC为输入模式 0: TXC为输出模式（默认值） 注：RXER/CLK_CTL管脚的内置弱下拉电阻使TXC默认为输出模式；通过外接4.7K?的上拉电阻设置TXC为输入模式 9 RXD[1]/ INT_SEL LI/O/PD 中断输出使能设置 上电复位时，该管脚用于设置LED1/INTB输出功能：