最新传输与处理综合设计-参考课件.ppt

（3）与门阵列—32×64矩阵 与门阵列中竖线为信号输入连接线，横 线是与门乘积项输入线。共有32条输入线， 64个乘积项。 （4）输出逻辑宏单元OLMC GAL16V8有8个输出逻辑宏单元，每个 OLMC由以下几部分组成： 一个8输入端或门； 1个异或门； 1个寄存器； 4个多路开关； 输出逻辑宏单元OLMC（Output Logic Macro Cell）的内部结构。 ① 每个或门有8个输入端，每个输入端对应一个 乘积项，也就是与门阵列中一个与门的输出。因 此或门的输出为有关乘积项之和，最多只能有8 个乘积项。 ② 异或门：控制输出信号的极性。 ③ 寄存器：对异或门的输出状态起记忆作用， 用于时序逻辑。 ④ 四个多路开关：分别是乘积项多路开关、三态多路开关、输出多路开关、反馈多路开关。这些多路开关的状态取决于结构控制字中AC0和AC1(n)的值，有了这些电路和四个多路开关，就可以把“与—或”运算配置成三种工作模式： 简单模式：纯组合逻辑 寄存器模式：纯时序逻辑 复合模式：两种逻辑 并且输出也可以配置成高电平有效或低电平有效。 控制字的设定都是由软件自动设定,无需用户设计。 作业 1.GAL16V8中的16和8代表什么含意？ 2.普通GAL器件是与门阵列还是或门阵列可