第11章 触发器和时序逻辑电路.pptVIP

第11章 触发器和时序逻辑电路 11.2.1 数码寄存器 11.2.2　移位寄存器 11.3 计数器 一、二进制计数器 1．二进制异步计数器 （1）二进制异步加法计数器（4位） 用“观察法”作出该电路的时序波形图和状态图。 由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 （2）二进制异步减法计数器 用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。 二进制异步减法计数器的时序波形图和状态图。 在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。 典型封装 2. 主从JK触发器 虽然主从RS触发器克服了同步RS触发器在CLK=1期间的输出状态不断随输入变化而变化，但仍然存在约束条件。为了使触发器输入数据不受约束，则将主从RS触发器的输出端反馈到输入端，构成了主从JK触发器。 电路 逻辑符号 1 1 0 主触发器的状态随JK变化 0 0 1 1． 主从JK触发器的工作原理 ① J=K=0 0 0 1 1 保持原态： ② J=0，K=1 0 1 1 0 0 0 1 1 1 1 0 1 0 0 0 0 1 保持原态 翻转 1 1 1 1 0 置0态 ③ J=1，K=0 1 0 0 0 0 1 1 1 1 0 1 0 翻转 保持原态 1 1 0 1 0 1 1 0 0 1 置1态 ④ J=1，K=1 1 1 0 0 0 1 1 1 1 0 1 0 翻转 翻转 1 1 0 1 0 1 1 0 0 1 0 1 0 0 1 计数状态 2． 主从JK触发器的功能表、状态转换图和时序图 功能表 简化功能表 Q 一次变化 【例2】 对于主从JK触发器，若时钟脉冲CP、J、K输入端的波形如图所示，设触发器的初态为“1”，试画出主、从触发器输出端Q主和的时序波形 解： 1 0 干扰脉冲 干扰脉冲 一次变化：在初态Q=0且CLK=1期间，J出现干扰脉冲会使触发器发生状态变化；在初态Q=1且CLK=1期间，K出现干扰脉冲也会使触发器发生状态变化。 一次变化 11.4.4 边沿D触发器 边沿D 触发器也称，维持-阻塞边沿D触发器，其输出状态随输入数据而变 。 边沿D触发器， 负跳沿触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。 Q ?Q CP RD SD D G5 G6 G3 G1 G2 R S Q5 Q6 Q3 G4 Q4 Q ? Q RD SD D CP S R 1D C1 逻辑图 逻辑符号 4.4.1 D触发器 功能表 特性方程： 边沿D触发器简化原理电路 边沿D触发器逻辑符号 CLK=1 1 0 0 工作原理 CLK=0 0 1 0 CLK由0变为1（上升沿到来） 0 1 1 1 1. 寄存器通常分为两大类： 11.2 寄存器 　　数码寄存器：存储二进制数码、运算结果或指令等信息的电路。 　　移位寄存器：不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。 2.　组成：触发器和门电路。 　　一个触发器能存放一位二进制数码； 　　N个触发器可以存放N位二进制数码。 数码寄存器具有接收、存放、输出和清除数码的功能。 在接收指令（在计算机中称为写指令）控制下，将数据送入寄存器存放；需要时可在输出指令（读出指令）控制下，将数据由寄存器输出。 图5-1 单拍工作方式的数码寄存器 仿真 1．由D触发器构成的数码寄存器 （1）电路组成 CP：接收脉冲（控制信号输入端) 输出端 数码输入端 （2）工作原理 　　当CP↑时，触发器更新状态， 　　　　　　　Q3Q2Q1Q0=D3D2D1D0，即接收输入数码并保存。 　　单拍工作方式：不需清除原有数据，只要CP↑一到达，新的数据就会存入。 　　常用4D型触发器74LS175、6D型触发器74LS174、8D型触发器74LS374或MSI器件等实现。 移位寄存器除了具有存储数码的功能外，还具有移位功能。 移位功能：寄存器中所存数据，可以在移位脉冲作用下逐位左移或右移。 在数字电路系统中，由于运算（如二进制的乘除法）的需要，常常要求实现移位功能。 图5-4 4位右移