[ad转换.pptVIP

AD转换模块设计 胡勇 Huyonggo@public1.sz.js.cn AD转换器的主要技术指标 分辩率（Resolution） 线性度（Linearity） 转换速率（Conversion Rate） AD转换器的选用原则 AD转换器的位数 AD转换器的转换速率 采样保持器 工作电压和基准电压 接口方式 TLC1543简介 TLC1543是TI公司的多通道、低价格的CMOS 10位开关电容逐次A/D逼近模数转换器。采用串行通信接口，具有输入通道多、性价比高、易于和单片机接口的特点，芯片内部有一个14通道多路选择器可选择11个模拟输入通道或3个内部自测电压中的任意一个进行测试，可广泛应用于各种数据采集系统。 TL1543参数 分辩率：10位 总 的 不 可 调 整 误 差 ：± 1LSB Max 信号输入：11 个 模 拟 输 入 通 道 内置采 样 与 保 持电路 3 路 内 置 自 测 试 方 式 接口形式：SPI串行数据总线 转换时间：典最大10μ S 电源电压：单电源5V TLC1543管脚图 TLC1543采用20脚DIP封装 TLC1543管脚功能说明 A0 ～ A10：11路模拟信号输入端， 模 拟 信 号 输 入 由 内 部 多 路 器 选 择 REF+：基准电压正（通常为VCC或采用基准电压） REF-：基准电压负端（通常为地） /CS：片选端，/CS端的一个下降沿变化将复位内部计数器同时控制和使能ADDRESS、I/O CLOCK和DATA OUT。 ADDRESS：串行数据输入端，是一个4位的串行地址，用来选择下一个即将被转换的模拟输入或测试电压。 DATA OUT：A/D转换结束后三态串行数据输出端。 I/O CLOCK：为数据输入/输出提供同步时钟。 EOC：转 换 结 束 端 。 在 第 十 个 I/O CLOCK 该 输 出 端 从 逻 辑 高 电 平 变 为 低 电 平并 保 持 低 直 到 转 换 完 成 及 数 据 准 备 传输。 TLC1543模块原理图 TLC1543通道地址 软件设计中，应注意区分TLC1543的11个模拟输入通道和3个内部测试电压地址。下表为模拟通道和内部电压测试地址。程序软件编写应注意TLC1543通道地址必须为写入字节的高四位，而CPU读入的数据是芯片上次A/D转换完成的数据。 TLC1543通道地址 TLC1543的软件设计 TLC1543其工作过程分为两个周期：访问周期和采样周期。工作时CS必须置低电平，CS为电高平时，I/O CLOCK、ADDRESS被禁止，同时DATA OUT为高阻状态。当CPU使CS变低时，TLC1543开始数据转换，I/O CLOCK、ADDRESS使能，DATA OUT脱离高阻状态。随后，CPU向ADDRESS端提供4位通道地址，控制14个模拟通道选择器从11个外部模拟输入和3个内部自测电压中选通1路送到采样保持电路。同时，I/O CLOCK端输入时钟时序，CPU从DATA OUT 端接收前一次A/D转换结果。 TLC1543的软件设计 I/O CLOCK从CPU 接受10时钟长度的时钟序列。前4个时钟用4位地址从ADDRESS端装载地址寄存器，选择所需的模拟通道，后6个时钟对模拟输入的采样提供控制时序。模拟输入的采样起始于第4个I/O CLOCK的下降沿，而采样一直持续6个I/O CLOCK周期，并一直保持到第10个I/O CLOCK的下降沿。转换过程中，CS的下降沿使DATA OUT引脚脱离高阻状态并起动一次I/O CLOCK的工作过程。CS的上升沿终止这个过程并在规定的延迟时间内使DATA OUT引脚返回到高阻状态，经过两个系统时钟周期后禁止I/O CLOCK和ADDRESS端。 试验箱管脚定义 AD模块实物图 参考电压电路 接口定义与跳线设置 J2：1、2短接为AD提供标准2.5V参考电压，如此电压不标准可以调节WR1电位器； JP2短接可以通过查询P1.1状态确定转换是否结束，可以不使用，以一定的延时来代替； ADD P2.3；CLK P2.4； DATA O P2.5；CS P2.7 * * Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation onl