关于80186的介绍.docVIP

80186最小系统 南京航空航天大学自动化学院 2013-07-21 最小系统 80186硬件的最小系统由80186微处理器、RAM、EPROM、时钟发生器、串行口、复位电路和控制电路等组成。 80186： 68引脚PLCC封装图 管脚定义： A19/S6,A18/S5,A17/S4,A16/S3这些引脚提供地址（A19~A16 ）和状态（S6~S3）的多路复用的地址状态接点。A19引脚在复位时作为功能的输入引脚，如果在复位时保持低电平，则微处理器进入测试模式。 AD15-AD0多路复用的地址/数据总线接点。在T1周期，80186将地址信号A15~A0输出到这些引脚，在T2、T3和T4周期，80186又将这些引脚用作数据总线D15~D0。 BHE总线高字节使能（bus high enable）引脚，表明（当为逻辑0时）数据总线D15~D8上传送的是有效数据。 ALE地址锁存使能（address latch enable）。这是一个多路复用的输出引脚，包含了地址锁存允许（ALE）信号，它比8086的ALE早半个时钟周期。用于分离地址/数据和地址/状态总线的多路复用（即使系统不使用A19~A16上的状态位，也必须分离复用）。 ARDY异步就绪（asynchronous READY）输入引脚，该输入通知80186/80188，存储器或I/O设备已经就绪，可以读写数据。如果这个引脚接到+5.0V上，则处理器正常工作；如果接地，则微处理器进入等待状态。 BHQ数据总线高位使能 CLKOUT时钟输出（输出）。为外围设备提供时序信号，其频率为时钟频率的一半，占空比为50%。 DEN数据总线使能（data bus enable）引脚，用于选通外部数据总线缓冲器。 DRQ0-DRQ1 DMA请求（输入）。这两个引脚是DMA通道0和1的高电平触发的DMA请求（DMA request）线。 DT/R数据传送/接收（data transmit/receive）引脚，用于控制连接到系统中的数据总线缓冲器的收发方向。 HOLD,HLDA局部总线仲裁（输入，输出） INT0，INT1,INT2/INTA0，INT3/INTA1可屏蔽中断（maskable interrupt）输入引脚。高电平有效，可被编程为电平或边沿触发。这些引脚在没有外部8259的情况下可以被配置为4个中断输入；如果有外部8259，可以被配置为2个中断输入。 LCS低端存储器片选（lower-memory chip select）,用来选通低端存储区。这个输出引脚是可编程的，可以使能大小为1KB~256KB的结束于FFFFFH的存储区。注意，这个引脚的功能在EB和EC型号中有所不同，可以选通1KB~1MB的存储器。 LOCK由LOCK前缀控制的一个输出引脚。如果某条指令加有LOCK前缀，则在这个被锁定的指令执行期间，LOCK引脚为逻辑0。 MCS0，MCS1，MCS2，MCS3中部存储器片选引脚，用于选通4个中间存储器件。这些引脚是可编程的，可以选择8KB~512KB的包含4个器件的存储器块。注意，在EB和EC型号中没有这些引脚。 NMI非屏蔽中断（non-maskable interrupt）输入引脚。由上升沿触发并始终有效，当NMI被激活时，使用中断向量2。 PCS5/A1 、PCS6/A2 这些引脚可以被编程作为外围设备片选线或作为内部锁存地址线A1和A2。 PCS4-PCS0 5个不同的外围设备片选线（peripheral selection lines）。 RD/QSMD读引脚，该引脚是数据从存储器或I/O中读出。 RES复位输入（输入）。用于复位80186。为了正确复位，在上电后必须至少保持50ms的低电平。这个引脚通常连接到产生上电复位信号的RC电路。复位地址与8086微处理器相同，为FFFF0H. RESET复位输出，高电平有效（输出）。它连接到系统外围设备上，每当RES输入为低电平时对这些外围设备进行初始化。 S2、S1和S0这三个状态位（status bits）规定了系统正在进行的总线传输的类型。状态位所表示的状态见下表： S2 S1 S0 功能 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 中断响应 I/O读 I/O写 停机 取操作码 存储器读 存储器写 未定义 SRDY同步就绪（synchronous READY）输入引脚，该输入被系统时钟同步，因此，这个就绪输入的时序要求不是很严格。和ARDY一样，SRDY在不需要等待状态时接到+5.0V上。 TEST协处器控制，该引脚连接到80187协处理器的BUSY输出（输入）。该引脚由FWAIT或WAIT指令来查询。 TER IN