- 1、本文档共34页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
[第五章EDA开发软件及应用
概 述 本章以Altera公司的QuatusⅡ7.2开发软件为主,介绍EDA开发软件的使用方法,并通过具体实例讲解在该设计平台上设计输入、综合分析、布局布线、时序仿真、编程配置、调试下载等过程。 QuartusⅡ是Altera公司在Max+plusⅡ基础上推出的新一代功能强大的Windows环境下CPLD/FPGA的开发软件,该开发软件是一个完全集成化、易学易用的可编程逻辑设计环境。 QuartusⅡ软件可以在多种平台上运用。它所提供的灵活性和高效性是无可比拟的,其丰富的图形界面,辅之以完整的、可及时访问的在线文档,使初学者能够轻松掌握和使用。 5.2 QuartusⅡ软件的安装 系统配置要求为: 1.PC的主频:CPU在奔腾II400MHz以上。 2.操作系统:Windows2000, WindowsXP、 WindowsNT4.0或更新版本。 3.安装所需空间:2GB以上。 4.内存要求: 内存512MB,物理内存至少为800MB 5.显卡要求:Microsoft Windows兼容的SVGA显卡 6.通信接口:具有并行通信口或USB通信口,以方便使用 下载电缆。 QuartusⅡ7.2开发软件,要安装破解文件,和认证文件 QuartusⅡ的设计过程主要由四部分组成: 1)设计输入 2)设计编译 3)设计仿真 4)器件编程。 5.3 QuartusⅡ设计输入 5.3.1. 文本设计输入方式 以一个四位全加器的VHDL语言设计为例,介绍QuartusⅡ7.2开发软件的文本设计输入的使用方法。 1. 文本设计输入方式----建立项目 (1)建立设计项目 无论是哪一种输入方式,首先必须建立一个项目。所建立的项目名称要保证和设计名一致,以便于QuartusⅡ软件的编译。 1)启动QuartusⅡ7.2; 2)建立项目,选择菜单命令: File→ New Porject Wizard 单击 NEXT; 3)弹出建立新项目向导对话框1,如下图: 登记设计文件的地址、设计项目的名称和顶层文件实体名。 在多层次系统设计中,一般以与设计项目同名的设计实体作为顶层文件。 4)单击“Next”,弹出建立新项目向导对话框2, 用于添加顶层设计文件和其他底层设计文件等。 5)单击“Next”按钮,弹出建立新项目向导对话框 3,用于设置编程下载的目标芯片的类型和型号。 6)单击“Next”,弹出建立新项目向导对话框4, 用于设置第三方EDA工具软件的使用,可设置 为不使用。 7)单击“Next”按钮→单击“Finish”按钮,完成新 设计项目的建立。 2. 文本设计输入方式----输入文本文件 1)选择File→New,弹出新建文件对话框: 出现 “Device Design Files”和“Other Files”两个签项。 “Device Design Files”标签项包括VHDL及原理图等 文件类型; “Other Files”标签项包括波形图等文件类型。 选择VHDL文件类型; 2)单击“OK”按钮→弹出文本编辑窗口; 在该窗口 输入四位全加器的源程序VHDL文件, 见下图。 四位全加器的源程序如下: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity adder4b is port(cin: in std_logic; a,b: in std_logic_vector(3 downto 0); s: out std_logic_vector(3 downto 0); cout:out std_logic); end adder4b; architecture art of adder4b is signal sint:std_logic_vector(4 downto 0); signal aa,bb:std_logic_vector(4 downto 0); begin aa=0a; bb=0b; sin
您可能关注的文档
- [捷达新内饰培训演示材料.ppt
- [第一章:金融市场的复杂性.ppt
- [探索自我—价值观.ppt
- 房屋出租合同样式(参考).doc
- [探究“90后”的辛酸与泪水结题报告.ppt
- 房屋出租合同样本(参考).doc
- 房屋出租合同格式(参考).doc
- 房屋出租合同模式(参考).doc
- 房屋出租合同模板(参考).doc
- [接入网技术 5).ppt
- 2025年脑机接口技术在神经康复领域应用伦理探讨报告.docx
- 高中美术教育中校园涂鸦艺术的跨学科教学实践研究教学研究课题报告.docx
- 农药中间体及农药原药项目可行性研究报告模板-备案拿地.doc
- 醇基液体燃料生产线项目风险管理方案(范文参考).docx
- 减速机生产线建设项目投资估算方案(模板).docx
- 2025年绿色建筑材料市场应用与技术标准对比报告.docx
- 2025年跨境电商箱包服饰品牌推广渠道创新与优化策略报告.docx
- 减速机生产线建设项目运营管理方案.docx
- 10万千瓦风电项目可行性研究报告(范文).docx
- 10万千瓦风电项目经济效益和社会效益分析报告(范文模板).docx
文档评论(0)