组合逻辑电路分解.docVIP

课题五 组合逻辑电路 任务描述: 在信息技术高速发展的今天，计算机的应用更是越来越广泛，其内部硬件主要是数字集成电路，所处理的数据一般为二进制数，数据运算的结果需要通过译码和显示集成电路转变为我们熟悉的十进制数。本课题的任务就是装接一个十进制数全加器及译码显示电路，通过数码开关输入4位二一十进制数，经过集成电路的全加运算、译码及数码显示，实现译码和显示功能，电路的工作原理如图5所示。 图5 组合逻辑电路原理图 活动 1 识读电路元件、实施元件检测 技能目标 1、认识CD14560全加器的管脚分布及功能 2、认识编码器CD4511的管脚分布及工作原理 3、认识数码管的内部结构及管脚分布 知识储备 一、主要元器件介绍 （一）全加器CD14560的工作原理 CD14560是一块十进制全加速集成电路，为16脚双列直插封装结构，可以完成一位十进制数的全加运算。输入、输出都是BCD码中的自然数，称为NBCD全加速。如图5-1-1所示为CD14560全加速的封装。各引脚的功能如下： 加数A输入： 加数B输入： 和数F输入： ⑤ ③ ① ⒂ ⑥ ④ ② ⒁ ⑩ ⑾ ⑿ ⒀ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ A4