2012数字逻辑复习题..docVIP

2012数字逻辑复习提要 一、选择题 1.若ABCDEFGH为最小项，则它有逻辑相邻项个数为( A ) A. 8 B. 82 C. 28 D. 16 2.如果编码0100表示十进制数4，则此码不可能是(B ) A. 8421BCD码 B. 5211BCD码 C. 2421BCD码 D. 余3循环码 3.构成移位寄存器不能采用的触发器为( D ) A. R-S型 B. J-K型 C. 主从型 D. 同步型 5.以下PLD中，与、或阵列均可编程的是(C )器件。 A. PROM B. PAL C. PLA D. GAL 6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。函数的最简与或表达式F= A 。 A． B． C． D． 7．组合电路是指 B 组合而成的电路。 A．触发器 B．门电路 C．计数器 D．寄存器 8．电路如右图所示，经CP脉冲作用后，欲使Qn+1=Q，则A，B输入应为 AB 。 A．A=0，B=0 B．A=1，B=1 C．A=0，B=1 D．A=1，B=0 9．一位十进制计数器至少需要 4个触发器。 A．3 B．4 C．5 D．10 10．n个触发器构成的扭环计数器中，无效状态有 D 个。 A．n B．2n C．2n-1 D．2n-2n 11．GAL器件的与阵列 ，或阵列 D 。 A．固定，可编程 B．可编程，可编程 C．固定，固定 D．可编程，固定 12．下列器件中是 C 现场片。 A．触发器 B．计数器 C．EPROM D．加法器 13．IspLSI器件中，缩写字母GLB是指 B 。 全局布线区B．通用逻辑块C．输出布线区D．I/O单元 14． 在下列逻辑部件中，不属于组合逻辑部件的是D 。 译码器 B．编码器 C．全加器 D．寄存器 15． 八路数据选择器，其地址输入端(选择控制段)有 C个。 A．8 B．2 C．3 D．4 16． 为将D触发器转换为T触发器，下图所示电路虚线框内应是 。 或非门 与非门 异或门 同或门 17．用n个触发器构成计数器，可得到最大计数摸是 B 。 A．n B．2n C．2n D．2n-1 18．C (A)ABC (B)A+B+C (C) (D) 19．或非门构成的基本RS触发器，输入端SR的约束条件是（A ） (A)SR=0 (B)SR=1 (C) (D) 21．在CP作用下，欲使D触发器具有Qn+1=的功能，其D端应接（ D ） (A)1 (B) 0 (C) (D) 22．比较两个两位二进制数A=A1A0和B=B1B0，当AB时输出F=1，则F的表达式是（ C ）。 (A) (B) (C) (D) 下列电路中属于数字电路的是（?D ）。 A. 差动放大电路?????????????? B. 集成运放电路 C. RC振荡电路??????????????? D. 逻辑运算电路 表示任意两位十进制数，需要（? B ?）位二进制数。 A. 6?????????????? B. 7C. 8?????????????? D. 9 n个变量可以构成（? C ）个最大项或最小项。 A. n?????????????? B. 2nC. 2n?????????????? D. 2n-1 下列触发器中，没有约束条件的是（? C ?）。 A. 主从R-S触发器?????????????? B. 基本R-S触发器 C. 主从J-K触发器?????????????? D. 以上均有约束条件 组合逻辑电路中的险象是由于（C ）引起的。 A. 电路未达到最简?????????????? B. 电路有多个输出 C. 电路中的时延??????? ???????? D. 逻辑门类型不同 实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（?D ?）。 A. 状态数目更多?????????????? B. 状态数目更少 C. 触发器更多???????????????? D. 触发器一定更少? 用0011表示十进制数2，则此码为(D )。 A. 余3码???????????????? B. 5421码 C. 余3循环码???????????? D. 格雷码 31.函数F(