集成电路试题库集成电路试题库.docVIP

半导体集成电路典型试题 绪论 1、 什么叫半导体集成电路？ 【答案：】 通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。集成在一块半导体基片上。封装在一个外壳内，执行特定的电路或系统功能。 2、 按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写 【答案：】 小规模集成电路（SSI），中规模集成电路（MSI），大规模集成电路（VSI），超大规模集成电路（VLSI），特大规模集成电路（ULSI），巨大规模集成电路（GSI） 3、 按照器件类型分，半导体集成电路分为哪几类？ 【答案：】 双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。 4、 按电路功能或信号类型分，半导体集成电路分为哪几类？ 【答案：】 数字集成电路，模拟集成电路，数模混合集成电路。 5、 什么是特征尺寸？它对集成电路工艺有何影响？ 【答案：】 集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。是衡量集成电路加工和设计水平的重要标志。它的减小使得芯片集成度的直接提高。 6、 名词解释：集成度、wafer size、die size、摩尔定律？ 【答案：】 7、 分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,分析它的工作原理。 【答案：】 该电路可以完成NAND逻辑。与一般动态组合逻辑电路相比，它增加了一个MOS管Mkp，它可以解决一般动态组合逻辑电路存在的电荷分配的问题。对于一般的动态组合逻辑电路，在评估阶段，A=“H” B=“L”, 电荷被OUT处和A处的电荷分配，整体的阈值下降，可能导致OUT的输出错误。该电路增加了一个MOS管Mkp，在预充电阶段，Mkp导通，对C点充电到Vdd。在评估阶段，Mkp截至，不影响电路的正常输出。 8、 延迟时间 【答案：】 时钟沿与输出端之间的延迟 集成电路的基本制造工艺 1、 四层三结的结构的双极型晶体管中隐埋层的作用 【答案：】 减小集电极串联电阻，减小寄生PNP管的影响 2、 在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响 【答案：】 电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大 3、 简单叙述一下pn结隔离的NPN晶体管的光刻步骤 【答案：】 第一次光刻：N+隐埋层扩散孔光刻第二次光刻：P隔离扩散孔光刻第三次光刻：P型基区扩散孔光刻第四次光刻：N+发射区扩散孔光刻第五次光刻：引线孔光刻第六次光刻：反刻铝 4、 简述硅栅p阱CMOS的光刻步骤 【答案：】 P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线 5、 以p阱CMOS工艺为基础的BiCMOS的有哪些不足 【答案：】 NPN晶体管电流增益小，集电极串联电阻大，NPN管的C极只能接固定电位 6、 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法 【答案：】 首先NPN具有较薄的基区，提高了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。缺点：集电极串联电阻还是太大，影响其双极器件的驱动能力。改进方法在N阱里加隐埋层，使NPN管的集电极电阻减小。提高器件的抗闩锁效应。 7、 请画出NPN晶体管的版图，并且标注各层掺杂区域类型 【答案：】 8、 请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子 【答案：】 第2章 集成电路中的晶体管及其寄生效应 1、 简述集成双极晶体管的有源寄生效应在其各工作区能否忽略 【答案：】 PNP管为四层三结晶体管的寄生晶体管，当NPN晶体管工作在正向工作区时，即NPN的发射极正偏，集电极反偏，那么寄生晶体管的发射极反偏所以它就截止，对电路没有影响。当NPN处于反向工作区时，寄生管子工作在正向工作区，它的影响不能忽略。当NPN工作在饱和区时寄生晶体管也工作在正向工作区，它减小了集电极电流，使反向NPN的发射极电流作为无用电流流向衬底。此时寄生效应也不能忽略 2、 什么是集成双极晶体管的无源寄生效应 【答案：】 在实际的集成晶体管中存在着点和存储效应和从晶体管有效基区晶体管要引出端之间的欧姆体电阻，他们会对晶体管的工作产生影响。 3、 什么是MOS晶体管的有源寄生效应 【答案：】