学位论文_基于fpga的数字频率计设计.docVIP

目录 摘 要 I ABSTRACT II 前 言 1 1、 FPGA及VHDL 2 1.1 FPGA简介 2 1.2 VHDL 概述 2 2、 数字频率计的设计原理 3 2.1设计要求 3 2.2 频率测量 3 2.2.1时间门限测量法 3 2.2.2标准频率比较测量法 3 2.2.3 等精度测量法 4 2.3方案提出及确定 4 2.4系统设计与方案论证 5 2.5小结 6 3、 频率计层化设计方案 8 3.1频率计主体电路顶层电路原理图 8 3.1.1频率计主体电路顶层原理图设计 8 图3.1 频率计主体电路电路顶层原理图 9 3.1.2仿真设计 9 3.2功能模块设计 10 3.2.1十进制计数器元件cnt10_v的设计 10 3.2.2 四位十进制计数器的顶层设计 12 3.2.3 闸门控制模块EDA设计 15 3.2.4译码显示模块 18 3.3小结 23 总 结 24 谢辞 25 参考文献 26 摘 要 数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。 采用FPGA现场可编程门阵列为控制核心，通过硬件描述语言VHDL编程，在Q