[数电设计作品2.pptVIP

学院：计信学院专业：光信息姓名：文廷方学号：200907040038 数字电路 课程设计二 一、题目设计并制作时序逻辑电路构成的数字逻辑系统。  对题目进行分析：⑴第一部分，序列信号产生（1111001）. 因为序列为7位，所以需要三级触发器。列出状态表。 由状态表列出每级触发器的卡若图及输出函数的卡若图，进行化简。 由上述方程可以知用JK触发器和门电路组合得出电路图如下： 由上面的分析得出状态分配表如右示：由状态表列出各次态的卡若图，确定激励方程和输出方程。 由上面的状态分配表可得如下卡若图，并确立方程。 从上面的方程可以得出D触发器和门电路组合得如下原理图： 第三部分计数显示： 将检测到的序列数累加并显示（十进制进一）。 通过分析 ，我们用74LS160十进制计数器74LS160是十进制计数器，直接清零，异步清零端MR非为低电平时，不管时钟端CP信号状态如何，都可以完成清零功能。160的预置是同步的，当置入控制器PE非为低电平时，在CP上升沿作用下，输出端Q0-Q3数据端P0-P3一致。 左图为74LS160管脚图，下图为160完成计数的状态图。 将上面的计数器输出端接入译码器中驱动数码管显示相应的数字。译码器逻辑功能图如下所示。 计数显示部分电路图： 通过上面的分析得出完整的电路图如下： 得出原理图后，进行硬件制作。购买相应原件，进行焊接，焊接过程应该要细心，不能马虎。 硬件制作完成后，用时钟发生器和示波器对硬件进行测试，看是否达到要求。经过检测，作品合格！ 硬件正面图： 硬件背面图： 测试波形图： 制作心得： 这次的作品我尝试了用PCB板焊接，临时学了一些制板技术，但是掌握不熟，在制作过程中遇到很多问题，最终做出的板不合格，有很多线路出问题。所以最后用了万用板焊接。 通过这次的制作掌握不少的知识包括软件硬件方面。 谢 谢！ * * Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 硬件要求： 1、设计一序列信号产生电路（7位） 2、用触发器设计一序列信号检测电路（7位）。 3、将检测到的序列个数累加并显示（十进制1位）。 4、考虑电路的可扩展性 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 现态 Q3Q2Q1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 次态 Q3Q2Q1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 0 0 0 输出 F 1 0 0 1 1 1 1 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 现态 S0 S1 S2 S3 S4 S5 S6 输入 次态/输出 0 1 S0/0 S0/0 S0/0 S0/0 S5/0 S6/0 S0/0 S1/0 S2/0 S3/0 S4/0 S4/0 S1/0 S1/1 序列检测部分： 对题目进行分析检测序列为（1111001），建立原始状态图如上图，状态表如右图。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Q0Q1Q2