微机原理及应用02_1分析.ppt

第2章 IA－32结构微处理器及其结构 2.1 微处理器的主要性能指标 2.2 8086/8088微处理器 2.3 80186/80188微处理器 2.4 80286微处理器 2.5 80386微处理器 2.6 80486微处理器 2.7 Pentium 和 Pentium Pro微处理器 2.8 PentiumⅡ， Pentium Ⅲ及Pentium4微处理器 2.1 微处理器的主要性能指标 2.1.1 字长－微处理器交换、加工和存放信息时，其信息位（Bit）的最基本长度。 2.1.2 指令数－指令是计算机完成某种操作的命令。不同计算机的指令种数不同，其功能强弱也不同。 2.1.3 运行速度－计算机完成任务的设计指标，一般以MIPS衡量。寄存器加法指令执行时间定义为基本指令执行时间。 2.1.4 访存空间－由地址总线的条数决定。如8086有20条地址线，访存空间＝220＝1048576。 2.1.5 高速缓存大小（Cache）－与运行速度有关。 2.1.6 虚拟存储空间－可通过硬件和软件的综合来扩大用户可用存储空间，支持运行比实际内存大得多的的大任务。 2.1.7 是否能构成多处理器系统 2.1.8 工艺形式及其他－封装形式、电源电压、功耗、使用环境（商、工、军）及控制功能（中断等）。 表 IA－32结构微处理器家族主要性能简介 表 IA－32结构微处理器家族主要性能简介(续） 2.2 8086/8088微处理器 2.2.1 8086 的内部结构 1. 执行部件（EU） 2. 总线接口部件（BIU） 实际地址PA的产生过程 8086的20位地址是： PA＝（段首趾×16）＋偏移地址 4个段寄存器用来存放各种段的首地址，其中包括： CS（Code Segment ）； SS（Stack Segment） ； DS（Data Segment ）； ES（Extra Segment）。 2.2.2 8086的寄存器结构 数据寄存器的隐含使用 状态标志寄存器 F （2）控制标志位 ① 方向标志 DF（Direction Flag ） ② 中断允许标志 IF（Interrupt Flag） ③ 陷阱标志 TF（Trap Flag） 2.2.3 8086的引脚特性 1. 地址/数据总线（AD15~AD0 双向、三态) 2. 地址/状态总线（A16/S3，A17/S4，A18/S5， A17/S6 ） （1）S4和S3的功能 （2）S5 用来指示中断允许标志IF的状态。 （3）S6始终是低电平。 3. 控制总线 （1）BHE/S7 时分复用引脚。在总线的T1状态输出BHE，其它状态输出S7，S7为备用状态信号，目前无定义。 （2）RD－读控制信号（输出，三态、低电平有效、DMA时悬空）。 （3）READY－准备就绪信号（输入，高电平有效）。 （4）TEST－测试信号（输入，低电平有效） （5）INTR－可屏蔽中断请求信号（输入，高电平有效）。 （6）NMI－非屏蔽中断请求信号（输入，上升沿有效）。 （7）RESET－复位信号（输入，高电平有效）。复位后F，IP，DS，SS，ES及指令队列缓冲器清零，CS＝0FFFFH，CPU从FFFF0H开始执行程序。 （8）CLK－时钟脉冲（输入），占空比1/3(1/3周期为高电平)，一般由8243A时钟发生器提供。 4. 电源和地线 电源线Vcc接入电压＝＋5V±10％；两个GND均应接地。 5. 其他控制线 8086 CPU 的 24～31号引脚均为控制信号线，其定义由8086的工作方式（最小方式或最大方式）决定。 2.2.4 8088 与 8086 的比较 8088 CPU 是 8086 之后推出的准16位微处理器，二者在软件方面完全兼容。主要区别如下： 1.外部数据总线位数上的差别 2.指令队列容量上的差别 8086指令队列可容纳6个字节，每个总线周期可取指令2个字节；8088指令队列仅4个字节，每个总线周期取准单字节。 3.引脚特性上的差别 （1）8088 高8位地址总线A15～A8不与数据总线复用 。 （2）34 号引脚的定义不同：8086为BHE控制信号；8088为SS0状态信号。 （3）28号引脚的相位不同：8086为M/IO；而8088为IO/M 2.2.5 8086 的时钟和总线周期概念 1. 8284A 时钟信号发生器 2. 总线周期 （1）当存储器或外设速度低，在T3发READY无效信号，在T3之后插入TW（等待状态），直到存储器或外设发出READY有效信号，CPU才自动脱离TW进入T4状态。 （2）总线周期只用于CPU与存储器或外设之间传送数据和填充