SDRAM详细设计.docVIP

SDRAM详细设计 在嵌入式系统中，微控制器中通常有一定容量的存储器，用来存放程序和数据，但由于片内存储器受器件规模和生产成本的制约，其容量通常不能满足用户实际需求，还需要使用半导体存储器件来扩展存储空间。如果采用SDRAM进行存储扩展，可以大幅度地降低系统设计成本；但SDRAM控制时序比较复杂，给系统设计带来很大困难。 SDRAM内部结构 SDRAM是一种具有同步接口的高速动态随机存储器。本文选用的是美光公司16MX32位器件MT48LC16M32L2 – 4 Meg x 32 x 4 Banks。MT48LC16M32L2储总容量512MBit，有两Die组成，每个Die内部分成4个BANK，每个BANK8M字节，内部结构如图1所示。 MT48LC16M32L2为了能满足各种系统的使用要求，提供了时钟频率、猝发长度、延时节拍等可编程参数。在芯片上电后可以通过地址线A12～A0配置，芯片只有在完成配置后才能进入正常工作状态。在具体操作SDRAM时，首先，必须进行初始化配置，即写模式寄存器，以便确定DRAM列选延迟节拍数、猝发类型、猝发长度等工作模式。然后通过ACT命令激活对应地址的组，同时输入行地址。最后，通过RD或WR命令输入列地址，将相应数据读出或写入到对应的地址。操作完成后，用相关命令中止读或写操作。在没有操作的时候，每64ms必须对所有存储单元刷新一遍（8192行），