(优)基于锁相环CD4046的频率合成器精品.docVIP

集 成 电 路 报 告 题 目：基于锁相环CD4046的数字频率合成器 班 级: 10级应用物理学 学 号：111000925 111000908 姓 名: 苏国锟 胡长生 老 师： 2013年5月 基于锁相环CD4046的数字频率合成器 频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，有次到处多个输出频率，这些输出的准确度与稳定度与参考频率是一致的。在通信、测控、仪器仪表等电子系统中有广泛应用。 本学期通过学习CMOS集成电路应用，对CMOS的构成、原理及优点，简单的应用有了一定的了解。本次考试制作的是频率合成器，以一个高准确度和高稳定度的标准频率作为参考频率，由此导出一个一个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。锁相频率合成器是一个闭环系统，结构简单，成本低，有较高的频率准确度。 一、任务 1、设计和制作 1、确定电路形式，画出电路图 2、计算电路元件参数并选取元件 3、制作出PCB，并焊接电路 4、调试并测试电路性能 5、完成实验报告与心得 2、技术指标 1、要求频率合成器的输出的频率范围：30K-40K 2、频率稳定度 ：≤10Hz 3、频率间隔：10HZ 4、电源电压：5V 二、原理与实验方案的确定 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接任意数值的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到： f1/M=f1’=f2/N 故 f2=Nf’1 (f’1为基准频率) 当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。 三、具体设计步骤 1、10HZ标准信号源设计 用2M晶体振荡器和COMS非门组成振荡器，CMOS选用了CD4049六反向器，图中Rf 使F1工作于线性放大区。晶体的等效电感，C1、C2构成谐振回路。 我们需要100HZ的标准参考频率，因此要进行20000分频，所以选择使用两片CD4518和一片74HC161。CD4518内含两片计数器，一个计数器可以十分频，所以两片共四个组成了10000分频，再经过74HC161的二分频，所以一共组成了20000分频。经过2个反相器后输出。 2、拨盘处的设计 拨盘我们用的芯片是CD4522。CD4522是一个可预置数的二一十进制1/N减计数器。结构图如图所示。其中Q1—Q4是计数器输出端，D1-D4是预置端，其余控制端的功能如下： PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1 Cr(10) =1时，计数器清零。 单片4522分频器，拨盘开关为BCD码开关，如当数据窗口显示3时则A和1，2相连；当显示5时，则A和14相连，其余类推。4个100K电阻用来保证当拨盘开关为某脚不 和A相连，即悬空时，为低电平。工作过程是这样的：设拨盘开关拨到N，当某时刻PE（3）=1，则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，……，一直到第N个CP来时，计数器为0。这时由于CF（13）=1，所以QC（12）=1，也即PE（3）=1又恢复到开始状态，开始一个新的循环。很显然，每来个N个CP，QC（12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。 所以应用以上原理，我们使用四片CD4522组成可以置900K-1M的分频器，四个拨码开关的数值是多少，VCO输出信号的频率就是置数大小的十分之一。 3、CD4046锁相环设计 与之前做过的实验原理一样，100HZ的参考信号从14脚输入，VCO OUT是4脚，把其接到N分频中的VCO OUT,而3脚的信号是N分频后的，本次选择使用的是PD2，所以14脚与3脚的信号将加到PD2进行比相，将得到的相位差转变成电压差，通过低通滤波器送到9脚，进行控制VCO的振荡频率，就是通过这个比较电压差，让VCO输出频率在一定范围内将随着输入信号的频率变化而变化。 4、最终得到的电路图 实验电路图： 四、锁相环参数设计 本设计中使用的是VCO Without Offset，所以R2是无穷大的，所以芯片的12脚悬空。我们设计f的范围是0---1MHZ，中心频率通过右图来决定R1和