扇出型和嵌入式封装技术及市场趋势..docx

《扇出型和嵌入式封装技术及市场趋势》扇出型和嵌入式封装是两项很有前景的晶圆级/板级封装技术，那么下一个市场增长点在哪里？扇出型晶圆级封装已实现量产，但是增长更强烈2009-2010年期间，扇出型晶圆级封装（Fan-Out Wafer Level Packaging, FOWLP）开始商业化量产，初期主要由英特尔移动（Intel Mobile）推动。但是，扇出型晶圆级封装被限制于一个狭窄的应用范围：手机基带芯片的单芯片封装，并于2011年达到市场极限。2012年，大型无线/移动Fabless厂商开始进行技术评估和导入，并逐步实现批量生产。2013-2014年，扇出型晶圆级封装面临来自其它封装技术的激烈竞争，如晶圆级芯片尺寸封装（WLCSP）。英特尔移动放弃了该项技术，2014年主要制造商也降低了封装价格，由此市场进入低增长率的过渡阶段。如图1所示，未来几年扇出型和嵌入式封装市场有望实现大幅度增长。如今，该市场规模为2亿美元，预计未来五年的复合年增长率高达30%。驱动该市场增长的关键因素之一是第二代扇出型晶圆级封装技术的出现。越来越多的客户对该项封装技术表示肯定，潜在的应用范围也逐步扩大，大型Fabless半导体公司开始启动技术评估。?图1 扇出型和嵌入式封装的市场营收预测（M$）为何扇出型晶圆级封装技术具有巨大的市场潜力？本报告调研了扇出型晶圆级封装技术的巨大市场潜力，并给出详尽的解释。首先，移动设备厂商有小型化、低成本和高集成的需求。这自然会对晶圆级封装的成本和性能、系统级封装解决方案的集成度和功能性提出要求。扇出型晶圆级封装恰好能满足上述需求。第一代封装已经展现出小型化和低成本的特性，第二代封装更是提高了集成度，如图2所示。?图2 扇出型晶圆级封装技术的发展路线图受益于3D硅通孔（TSV）技术的延迟发布，扇出型晶圆级封装目前最适合高要求的移动/无线市场，并且对其它关注高性能和小尺寸的市场，也具有很强的吸引力。本报告提供不同市场的详细介绍、规模预测和应用分析。巨大的市场潜力也意味着制造商的浓厚兴趣，很多创新的技术都已经使用或正在研发。本报告介绍了扇出型晶圆级封装厂商的商业策略和技术现状，主要包括封装测试服务供应商（如星科金朋（STATS ChipPAC）和Nanium）和晶圆代工厂（如台积电和GLOBALFOUNDRIES）。?图3 扇出型晶圆级封装厂商的商业策略和技术现状本报告还提供详细的技术路线图和供应链分析，并详细解释了扇出型晶圆级封装市场所蕴含的复杂性和发展趋势。通常，成本始终是第一驱动因素，本报告也会关注晶圆级和板级封装技术的相关设备和材料所面临的挑战。嵌入式封装技术面临的挑战与扇出型晶圆级封装类似，由于嵌入式封装（Embedded Die In Substrate Packaging）技术带来很多好处，因而获得众多潜在客户的关注。该技术使得器件体积减小，可利用成熟的制造产业链实现，并且成本较低。此外，该封装技术也具有良好的散热性能、高集成度和低电感等优势。这些优势必须在有实际的大批量生产前提下，才能获得客户的信任。虽然嵌入式封装确实是一项很有前途的封装技术，但是需要克服几大挑战。其中最重要的挑战之一是供应链。该工艺由印刷电路板制造商推动发展，如奥特斯（AT&S），并创造一个新的供应链，为半导体行业带来新的厂商。这一新的供应链也带来了新的商业模式，如图4所示。?图4 嵌入式封装厂商的商业策略和技术现状本报告介绍了嵌入式封装厂商情况，也描述了这些厂商希望克服的技术问题，如分辨率、可靠性，以及厂商选择的商业模式和市场策略。在各项技术要求中，有一项特别重要，就是芯片焊盘的间距。为了满足移动/无线市场的需求，焊盘间距需要小于150微米。有些厂商，如TDK-EPCOS宣布其产品已经实现50微米的焊盘间距。报告目录? Report scope & definitions> Scope of the report> Glossary? Executive summary? Advanced packaging context? Fan-Out platform> Motivations and drivers> Products and technologies- Products available- Roadmaps? Supply chain for FOWLP- Players and positioning within the supply chain? FOWLP commercialization status? Market forecasts- Global market in revenues, wafers and packages- Split per application and end-market