（全新）可测性技术1.docVIP

VLSI电路可测性设计技术及其应用综述 成 立，王振宇，高 平，祝 俊 （江苏大学电气与信息工程学院，江苏 镇江，212013） 摘要：综述了超大规模集成电路的几种主要的可测试性设计技术，如扫描路径法、内建自测试法和边界扫描法等，并分析比较了这几种设计技术各自的特点及其应用方法和策略。 关键词：VLSI；可测试性设计；内建自测试；自动测试设备；应用前景 中图分类号： TN407 文献标识码：A 文章编号：1003-353X(2004)05-0020-05 1 引言 数字电路是由超大规模集成电路（VLSI）构成的。VLSI芯片不但构造精细、集成度高（特别是CMOS/BiCMOS芯片），而且经过许多道工艺流程制作而成，因此难免存在着缺陷和/或故障，从而产生工作不正常的现象。所以检测VLSI芯片工作正常与否，对于生产厂商和用户都是极其重要的[1-3]。随着VLSI芯片向深亚微米、特大规模集成电路（ULSI）和高密度方向发展，进行测试所需费用也越来越昂贵，但如果不进行某种可测试性设计（DFT），那么测试并制作VLSI成品 将是不可能的。解决这一问题的方案是如何以较低的测试成本换来VLSI的成功研制[4-7]，这正是本文所要讨论的主题。 工程中表示测试方案是否易于实现的主要参数是可控制性和可观测性。所谓可控制性，指为能检测出目的故障或缺陷，可否方便和容易地施加测试向量输入