- 1、本文档共13页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
电子装备课程设计
正弦波信号频率计设计
一、目的
在电子系统非常广泛应用领域内,到处可见到处理离散信息的数字电路,在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点频率计是直接用十进制来显示被测信号频率的一种测量装置,它可以测量正弦波 方波和三角波的频率,利用施密特触发器将输入信号整形为方波,并利用计数器测量1S内脉冲的个数,利用锁存器锁存,稳定显示在数码管上、1.测频范围为1~9999Hz,精度为1Hz。
2.用数码管显示测频结果。
3.当信号频率超过规定的频段时,设有超量程显示。
4.要求电源部分也需要设计,并增加保护电路(过热、过流、过压)。测试条件:在输入信号峰值为0.1V的情况下测试。
三、频率计设计原理
的总体框图如图1所示
图1 数字频率计总体
图2 控制电路波形图、仿真设计
1电路设计
LS14D将函数信号发生器产生的或者正弦波变成方波
图3 整形电路
XFG1为函数信号发生器可以产生一定频率占空比的三角波、正弦波和方波
计算过程:Vce=0.5Vcc,已知Vcc=0.5V,得Vce=0.25V?
Vce=Vcc-IcRe,IcQ=0.5A,?IBQ=(Vcc-VBEQ)/Rb=0.025A
放大倍数=?IcQ/IBQ?=200
把信号Vi加到整形放大电路的输入端时,得到该级的输入电压U01?=AU1?(UP?-UN?),其中AU1?是输入级的电压增益。U01?传送到中间级进行电压放大,从而在该级的输出端产生U02?=?AU1?AU2?(UP?-UN?)输出级输出电压。
施密特触发器是脉冲波形变换中经常使用的一种电路,输入信号从低电平上升的过程中电路状态转换时对应的输入电平,与输入信号从高电平下降过程中对应的输入转换电平不同。在电路状态转换时,通过电路内部的正反馈过程使输入电压波形的边沿变得很陡。利用施密特触发器的回差特性将它整形成规则的矩形波。
电路中的LS14D也可以使用74LS00
整形电路的输出波形
图4 整形电路的输出波形设计
时基电路
由LM555CM、103.74千欧、欧uF电解电容、nF电容
表1 LM555CM定时器功能表
555定时器个引脚作用:GND——1脚,接地;TRI——2脚,触发输入;OUT?——3脚,输出;RES——4脚,复位(低电平有效);CON——5脚,控制电压(不用时一般通过一个0.01F?的电容接地);THR——6脚,阈值输入;DIS——7脚,放电端;VCC——8脚,+电源?
时基电路是555定时器构成的单稳态触发器,输入端为TRI端,闭合J1,单稳态触发器触发。输出端OUT(IO1)连入计数器的LOAD端,IO1输出高电平时,计数器计数。IO2连接到第二个数码管和第三个数码管之间的指示灯上,IO3连接到第三个数码管和第和个数码管之间的指示灯上。选择对应对应档位,该指示等亮,表示对应的小数点显示。
单稳态触发器特点如下:
1).单稳态触发器只有一个稳定状态,一个暂稳态。 2).在外加脉冲的作用下,单稳态触发器可以从一个稳定状态翻转到一个暂稳态。
3.由于电路中RC延时环节的作用,该暂态维持一段时间又回到原来的稳态,暂稳态维持的时间取决于RC的参数值。
图6 时基电路输出波形
电路
脉冲信号进入十进制计数器,在闸门时间T1=tw内,累计信号脉冲个数N=T×f,计数器通过对脉冲信号计数,可直接或间接测出周期信号的频率。
计数电路我使用LS160N芯片
图7 计数电路
计数电路按照图7所示连接好,将74160的PT端,~CLR端,~LD端都接高电平,4个74160级联,构成异步十进制计数器。在调测的过程中,我忘记将其置零,导致在后面数码管一直不显示数字。接好后,给最低位的74160一个CP信号。让函数信号发生器产生一个频率适当的方波。这样,计数器就开始计数了。数码管从000~999显示。计数电路就这样搞好了。在调测的过程中,74160的~CLR端,~LD端,4511的5端都是用临时的线连接。
74LS160 的清除端是异步的。当清除端CLR为低电平时,不管时钟端CLK状态如何,即可完成清除功能;74LS160 的预置是同步的。当开关打开闭合的时候即可完成清零功能。
图8 计数电路中的清零电路
锁存显示电路设计
功能:
图9 锁存显示电路
中的锁存器X2是由四个D锁存器构成的
4个D锁存器的锁存电路
四个锁存器的输入端D分别与计数器的QA~QD相连,输出端Q分别与后面的显示电路相连。4个D锁存器的EN端都连接到闸门电路的输出端,当闸门打开时,输出
文档评论(0)