《eda程序.docVIP

  1. 1、本文档共16页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《eda程序

跑马灯; library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity paomadeng is port(clk : in std_logic; input: in std_logic; reset: in std_logic; q: out std_logic_vector(7 downto 0)); end; architecture rtl of paomadeng is type state_type is (s0, s1, s2, s3); signal state : state_type; signal q1:std_logic_vector(7 downto 0); signal count:std_logic_vector(3 downto 0); begin process (clk, reset) begin if reset = 1 then state = s0; q1=(others=0); elsif (rising_edge(clk)) then case state is when s0= if q1then --s0 q1 elsif count=0111 then count=(others=0); q1 state = s1; else q1=q1(0)q1(7 downto 1); count=count+1; state = s0; end if; when s1= if count=0111 then --s1 count=(others=0); q1 state = s2; else q1=q1(6 downto 0)q1(7); count=count+1; state = s1; end if; when s2= if count=0111 then --s2 count=(others=0); q1 state = s3; else q1(7 downto 4)=q1(4)q1(7 downto 5); q1(3 downto 0)=q1(2 downto 0)q1(3); count=count+1; state = s2; end if; when s3= if count=0111 then --s1 count=(others=0); q1 state = s0; else q1(7 downto 4)=q1(6 downto 4)q1(7); q1(3 downto 0)=q1(0)q1(3 downto 1); count=count+1; state = s3; end if; end case; end if; end process; q=q1; end rtl; S0模式:从左到右逐个点亮LED S1模式:从右到左逐个点亮LED S2模式:从两边到中间逐个点亮LED S3模式:从中间到两边逐个点亮LED 四位全加器; library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsinged.all; entity adder4 is port(a,b:in std_logic_vector(3 downto 0); ci:in std_logic; s:out std_logic_vector(3 downto 0); c:out std_logic); end; architecture two of adder4 is signal temp:std_logic_vector(4 downto 0); begin temp=(0a)+b+ci; s=temp(3 downto 0); c=temp(4); end; 四位全减器; library ieee; use ie

文档评论(0)

1789811832 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档