課程设计-EDA原理与应用更新版.docxVIP

中山大学南方学院电子信息与软件学院EDA原理与应用课程设计指导设计目的通过具体的电路熟悉并实践CMOS VLSI版图的设计流程。设计背景用0.5um/5V（5V的器件最小器件的栅极长度L为0.5um）的CMOS工艺实现以下的逻辑表达式。电源电压为2.5V，输出端要求驱动一个0.3pF的负载电容。设计内容组合逻辑门-静态互补CMOS组合逻辑门或非再生电路（或时序电路）在任意时刻，输入和输出之间服从一个特定的布尔表达式。静态互补CMOS是使用最广泛的逻辑类型。它是由上拉网络和下拉网络组合而成，实际上就是静态CMOS反相器扩展为N个输入。静态CMOS门是上拉网络PUN和下拉网络PDN的组合，如图所示。N个输入的逻辑门，它的所有输入都同时分配到上拉和下拉网络，PUN的作用是每当逻辑门的输出逻辑“1”时（取决于输入），它将提供一条在输出和VDD之间的通路，同样，PDN的作用是当逻辑门的输出逻辑“0”时，把输出连至GND。PUN和PDN网络是以相互排斥的方式构成的，即在稳定时，两个网络中有且只有一个导通，这样一旦瞬态过程完成，总有一条路径存在于VDD和输出端之间（即输出“1”），或存在于GND和输出端之间（即输出“0”）。这就是说在稳定状态时，输出节点总是一个低阻节点。根据De Morgan定理，，和，可以看出一个互补CMOS结构的上拉网络和下拉网络互为对偶网络。这意味着在上拉网络中并联的传输管相应于在下拉网络对应器件的串联，反之亦然。因此为了构成一个CMOS门，可以用串、并联器件的组合来实现其中一个网络，如PDN，而另一个网络，如PUN，可以通过对偶原理来实现。参考题目以下给定不同的已知条件，或是布尔运算，或是真值表，完成设计内容。已知布尔运算由布尔运算写出CMOS组成的互补电路（注意，CMOS互补电路只能得到反相的布尔函数）。确定所有器件的尺寸比。要求根据以下的表格，使得每一条通路到输出端的电阻都是30KΩ。(注意，任一器件组合，并联或是串联，只要使得VDD/GND到输出OUT之间导通都可以算作一条通路。因此应有不止一条通路。)表1.PMOS和NMOS的等效电路Req（W/L=1）L=0.25um||=，||=/2已知以下的电路图由已知的CMOS组成的互补电路写出布尔运算方程。确定所有器件的尺寸比。要求根据以下的表格，使得每一条通路到输出端的电阻都是30KΩ。(注意，任意器件组合，并联或是串联，只要使得VDD/GND到输出OUT之间导通都可以算作一条通路。因此应有不止一条通路)表1.PMOS和NMOS的等效电路Req（W/L=1）L=0.25um，||=，||=/2已知输入逻辑为由已知的逻辑写出布尔运算表达式和CMOS互补逻辑电路。确定所有器件的尺寸比。要求根据以下的表格，使得每一条通路到输出端的电阻都是30KΩ。(注意，任意器件组合，并联或是串联，只要使得VDD/GND到输出OUT之间导通都可以算作一条通路。因此应有不止一条通路)表1.PMOS和NMOS的等效电路Req（W/L=1）L=0.25um，||=，||=/2已知有5个输入的布尔函数，其真值表中为1的输入为下图。ABCDEOUT000001100001010001110001001001000101001101由真值表写出布尔运算表达式和CMOS互补逻辑电路。确定所有器件的尺寸比。要求根据以下的表格，使得每一条通路到输出端的电阻都是30KΩ。(注意，任意器件组合，并联或是串联，只要使得VDD/GND到输出OUT之间导通都可以算作一条通路。因此应有不止一条通路)表1.PMOS和NMOS的等效电路Req（W/L=1）L=0.25um，||=，||=/2已知上拉网络的逻辑电路为由已知的条件写出布尔运算表达式和CMOS互补逻辑电路。确定所有器件的尺寸比。要求根据以下的表格，使得每一条通路到输出端的电阻都是30KΩ。(注意，任意器件组合，并联或是串联，只要使得VDD/GND到输出OUT之间导通都可以算作一条通路。因此应有不止一条通路)表1.PMOS和NMOS的等效电路Req（W/L=1）L=0.25um，||=，||=/2设计要求电路设计：从以上5个题目中任选一个，根据给定的要求完成电路。输入信号要被命名为A、B、C、D、E，输出信号要被命名为OUT。公共端为Vdd和GND。（注意：严格遵守命名规则，不要随意更改）功能仿真：连接完成后，首先要对电路图进行功能仿真，使得电路满足给定条件的布尔运算，或是真值表，或是电路图。版图绘制：自行设计版图以达到题目所给定的要求。设计布局，优化面积，减小寄生电容，使得传输延迟尽可能小。所有信号都要明确标注在版图中（包括Vdd和GND）。全加器　1bit全加器是数字运算中重要的基本单元，在数字多媒体和数字通信中起到非常重要的作用。在硬件实现的过程中，随