电子设计自动化-综合--精.ppt

Electronics Design Automation第5章 逻 辑 综 合 Design Compiler　 本章目录 1. 综合的概念 4.?综合控制流程 综合的任务 ? 基本的综合流程 综合的层次 ? 定义设计环境 Y 图 ? 设置设计约束 2. 综合工具流程 3. 关键技术 展平 优化 时序逻辑优化 组合逻辑优化 工艺映射 RTL描述的可综合性 1. 综合的概念 综合（ Synthesis ） 可以定义为是将设计的较高抽象层次描述转换成较低抽象层次描述的过程。 综合的任务： 由描述数字系统行为的HDL,根据系统对硬件的功能及性能要求,在一个包含众多结构、功能性能均已知的逻辑元件的逻辑单元库的支持下，找出一个合适的硬件结构来实现(一般是指由EDA工具自动生成) 1. 综合的概念 综合的层次 高层次综合（high level synthesis） 从算法级行为描述—RTL结构描述 逻辑综合(design synthesis) 从RTL（Data Flow）行为级描述—逻辑网表 版图综合(layout synthesis) 一般指预布局(floorplanning) Y 图 例2. 不同RTL描述得到不同电路结构: 4 位加法器 算法级 2 Architecture behv2 of adder is Signal S: stand_logic_vector(N downto 0); begin S= (‘0’a)+ b+ cin; Sum = S(N-1 downto 0); Cout = S(N); end behv2； N是一个类属参数，具有通用性 RTL （1）—行波进位加法器（Ripple carry adder） architecture struc of adder is signal C: std_logic_vector(4 downto 0); begin process(a,b,cin,c) begin C(0)= Cin; for i in 0 to 3 loop Sum(i)= a(i)xor b(i) xor C(i); C(i+1)= (a(i) and b(i) ) or (C(i) and (a(i) or b(i))); end loop; Cout=C(4); end process; end struc ; RTL（ 2）—先行进位加法器（carry look forward adder） P(i)= (A(i) B(i) ) － 进位传输信号 G(i)= A(i) ? B(i) －进位产生信号 C1 =G1+P1 ? C0 C2 = G2+P2 ? G1+P2 ? P1 ? C0 =G2 +P2 ? (C1) C3 =G3 + P3 ? G2 + P3 ? P2 ? G1 +P3 ? P2 ? P1 ?( C0) = G3 +P3 ? (C2) C4 =G4 + P4 ? (C3) S1=P0 C0 S2=P1 C1 S3=P2 C2 S4 =P3 C3 王永军P131，数字逻辑与数字系统 2. 综合工具流程 根据VHDL源码产生一个与实现技术无关的通用原理图(generic schematic) 根据设计要求执行优化（optimization）算法,化简状态和布尔方程(逻辑综合) 按半导体工艺要求,采用相应的工艺库,把优化的布尔描述映射（mapping）到实际的逻辑电路网表