{新}EDA数字频率计.docVIP

课 程 设 计 说 明 书 课程设计名称： EDA技术课程设计 题 目： 数字频率计电路设计 学 生 姓 名： 专 业： 学 号： 指 导 教 师： 日期：2013年6月 28日 摘要 数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远远高于使用单片机或模拟方式实现的系统，外围电路简单。该数字频率计达到预期要求，实现了可变量程测量，测量范围1HZ~10KHZ，精度可达0.1Hz。 关键词：数字频率计 FPGA VHDL Abstract:The digital cymometer utilize CPLD (complex program