[16进制频率计数器.docVIP

实验课程名称：EDA技术与应用 实验项目名称 16进制频率计实验 实验成绩 实 验 者 专业班级 组 别 同 组 者 实验日期 一、实验目的 1．掌握计数器的基本原理，进一步加深对频率计数器工作原理及电路组成的理解与掌握。 2．熟悉VHDL文本输入法的使用方法，掌握更复杂的EDA设计技术流程和数字系统设计方法，完成8位十六进制频率计的设计。 二、实验仪器 1.计算器及操作系统 2.Quartus II软件 实验原理 1.根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许的信号；一秒结束后，计数器被锁入锁存器，计数器清零，为下一测频计数周期做好准备。测频控制信号可以由一个独立的发生器来产生，即图1中的FTCTRL。 2.FTCTRL的计数使能信号CNT_EN能产生一个1秒脉宽的周期信号，并对频率计中的32位二进制计数器COUNTER32B（图2）的ENABL使能进行同步控制。 当CNT_EN高电平时允许计数；低电平时停止计数，并保持其所计的脉冲数。在停止计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前一秒钟的计数值锁存进各锁存器REG32B中，并由外部的十六进制7段译码器译出，显示计数值。设置锁存器的好处是数据显示稳定，不会由于周期性的清零信号而不断闪烁。锁存信号后，必须有清零信