学士学位论文—基于fpga的电话卡计费器设计.docVIP

武汉工业学院 毕业设计（论文） 设计（论文） 姓 名 学 号 院（系） 电气与电子工程学院 专 业 电子信息科学与技术 指导教师 目 录 摘 要 I Abstract II 1. 绪论 1 1. 1 课题背景 1 1. 2 课题研究内容 1 1. 2. 1 设计任务目的 1 1. 2. 2 设计任务要求 1 2. 综述 3 2. 1 FPGA简介 3 2. 1. 1 FPGA概述 3 2. 1. 2 FPGA的基本结构 3 2. 1. 3 FPGA的特点 5 2. 1. 4 FPGA的配置模式 5 2. 1. 5 FPGA的应用 6 2. 2 EDA技术简介 6 2. 2. 1 EDA的技术与发展 6 2. 2. 2 Verilog HDL语言的优点 7 2. 2. 3 Verilog HDL设计流程 7 2. 3 Quartus Ⅱ简介 8 3. 原理与模块介绍 9 3. 1 电话卡计费器设计原理 9 3. 1. 1 电话卡计费器的控制要求 9 3. 1. 2 方案设计和功能分割 10 3. 2 各功能模块的设计和实现 10 3. 2. 1 控制与计费模块 10 3. 2. 2 显示模块 11 3. 2. 3 报警模块 12 4. 软件设计方案 13 4. 1 系统的软件设计 13 4. 1. 1 软件整体设计 13 4. 1. 2 软件编程思路 13 5. 仿真结果与分析 14 5. 1 市话仿真结果 14 5. 2 国内长途仿真结果 14 5. 3 国际长途仿真结果 16 5. 4 特殊电话仿真结果 16 结束语 19 致谢 20 参考文献 21 各模块源代码 22 摘 要 目前，随着通信事业的发展及人们生活水平的提高，手机、小灵通各种先进的通信设备纷纷涌现，并越来越普及。虽然固定电话面对如此冲击，但并未退出历史舞台，相反因其信号强的固定优势，而走进了各家各户。 电话机用户数以万计，计费依据来自电信局交换机给出的清单。虽然清单方式是准确的，但是电话机用户并不能及时方便地看到费用清单。然而卡式电话机可以实现这个要求，它能够实时显示和计费，能够给用户一个直接的信息。 本课题以现场可编程逻辑器件FPGA为设计载体，以硬件描述语言Verilog HDL为主要表达方式，以Quartus Ⅱ 开发软件和DE2开发板为设计工具进行公用电话计时计费系统的设计，其能够显示用户IC的卡值余额，并能够根据用户当前的话务种类和通话时间进行扣费，并将用户的实时余额和通话时间通过4位LED七段显示器显示出来。整个设计过程采用自顶向下的分块设计方法，即将整个电话计费系统分为控制与计费模块、显示模块和报警模块。在整个设计过程中一共设计了4种计费方式，其分别为市话、国内长话、国际长话和特殊电话，当话费不足时有报警功能，报警一分钟后自动切断通话，当用户结束通话，系统清零。 关键词：电话计费器；FPGA；Verilog HDL；DE2；Quartus Ⅱ；报警 Abstract At present, with the development of communication and people’s living standards improve, mobile phones, PHS and all kinds of advanced communications equipment have emerged, and more and more popular. Although the fixed telephone in the face of such a shock, but did not withdraw from the stage of history, because of its strong signal of fixed advantage, and walked into the families. Tens of thousands of telephone users, charging basis from the telecommunication bureau switch statement. Although the list is accurate, but the telephone users cannot easily see cost list in time. However the card telephone can achieve this requirement. It can real-time display and billing, to give the user a dire