[四路抢答器报告最终版.docVIP

设 计 报 告 课程名称 EDA技术实用教程 任课教师 黄慧 设计题目 数字式竞赛抢答器 班 级 12自动化卓越班 姓名学号 李思聪 1205032033 郭一鸣 1205031020 孔德利 1205031026 日 期 2014年11月11日 一、设计目的 1、学习使用实验箱中数码管显示、按键控制。 2、熟悉抢答器的工作原理。 3、了解数字系统设计，调试及故障排除方法。 二、设计要求 1、四组参赛者进行抢答，当抢答组按下抢答按钮时，抢答器能准确的判断 出抢答者。 2、抢答器可以容纳4组参赛者同时抢答，每组设置1个按钮供抢答者使用。设置抢答使能信号，当此信号有效时，若参赛者按下抢答开关，则抢答器能判断出第一抢答者并指示该组抢答成功，其他组参赛者的抢答开关不起作用，若提前抢答则对相应的参赛者发出警报。 3、系统具有清零功能。当清零信号有效时，抢答器对前一轮抢答的第一抢答者判断结果进行清零，恢复为初始状态。 4、数字式竞赛抢答器电路还具有计分功能。如果抢答成功的参赛者满足得分条件则增加相应的分数，答错不扣分。 三、电路的总体方案及工作原理 1、总体方案 （1）方案一 系统由三个主要模块组成，分别为第一判别电路、计分电路、显示电路。其中第一判断电路主要完成最快抢答者的判断功能；计分电路则存储每组的分数，显示电路则显示抢答者的状态和各组的分数。因此数字竞赛抢答器的输入信号包括复位信号CLR、抢答器使能信号EN、4级参赛者抢答按钮A\B\C\D及加分信号ADD，输出信号包括4组参赛者的状态显示LEDx（x表示参赛者编号）及其对应的得分SCOREx、抢答器抢答成功的组别显示等。 （2）方案二 抢答电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。 定时电路原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和1个7段数码管即相关电路组成。 方案二需要复杂的硬件电路，而方案一硬件简单，程序设计也不复杂易于实现所有功能，所以我们选择方案一。 2、抢答器工作流程 如果参赛者在抢答器使能信号EN有效前提下按下抢答按钮，报警信号FALSE[3..0]的对应位输出高电平，以示警告；当EN信号有效时，抢答器开始工作，将报警信号FALSE清零，A、B、C、D四个抢答者谁先按下抢答按钮，则抢答成功，对应的显示灯LEDx亮起，并通过显示电路模块显示其参赛编号FIRST [6..0]；抢答成功的选手进入答题阶段，如回答正确，则加分信号ADD有效，计分模块给相应的参赛组加分，每个参赛组得分的个位、十位、百位分别通过SCOREx[6..0]显示。 如果复位信号CLR有效，使得抢答器在下一轮抢答前，其抢答成功的组别判断恢复为初始状态，以便重新开始新的一轮抢答。复位信号在不改变竞赛者的现有得分。 四、单元电路设计 抢答鉴别单元 在抢答鉴别电路设计中，A、B、C、D四组抢答，RST为复位端，将输出信号复位或停止警报声。抢答信号A,B,C,D输入电路中后，通过判断是哪个信号最先为‘1’得出抢答成功的组别1，2，4或8组，将组别号输出到相应端A1,B1,C1,D1，等待输出到计分和显示单元。同时有提前抢答的情况下发出警报警告的功能。 计分单元 图中RST端为复位端，将计分起始分数设为0。CHOS[3..0]端功能是锁存已抢答成功的组别序号，当接加分按钮ADD后，将给CHOS[3..0]所存的组别加分。每按一次加1分。 计时单元 本系统中的计时器电路既有抢答计时功能，又有回答计时功能，功能比较齐全。其中初始值的预置功能是将时间的两位数（单位为秒）分解成两个数分别进行预置，默认时间为20秒倒计时。TA、TB端分别预置两位数值， start端为高电平后开始计时，stop端为高电平后停止计时，CLK接时钟信号，操作简洁。 显示电路 COUTA[6..0]、 COUTA[6..0]端输出显示在数码管 五、整体电路及仿真波形 1.抢答鉴别模块仿真波形图 2.计分模块仿真波形图 3.计时器仿真波形图 4.整体仿真图 顶层设计总体电路图 六、硬件测试及说明