@数字电子钟的设计与制作.ppt

图3-46 例3-4的次态卡诺图 返 回 图3-47 例3-4的各触发器的驱动卡诺图 返 回 图3-48 例3-4的输出卡诺图 返 回 图3-49 例3-4的逻辑图 返 回 图3-50 例3-4的完整的状态图 返 回 图3-51 例3-5的逻辑图 返 回 表3-17 X=0时的状态表 返 回 图3-52 状态转换图 返 回 表3-18 X=1时的状态表 返 回 图3-53 状态转换图 返 回 图3-55 例3-5的状态转换图 返 回 图3-56 例3-6的逻辑电路 返 回 图3-57 例3-6电路的状态图 返 回 图3-58 例3-6电路的时序 返 回 图3-59 整机产品调试工艺流程示意图 返 回 图3-60 样机调试工艺流程示意图 返 回 图3-62逻辑分析仪测试输出波形 返 回 图3-63 二-五-十进制异步计数器芯片引脚 返 回 图3-64 四进制计数器 返 回 图3-65 六进制计数器 返 回 图3-66 八进制计数器 返 回 图3-67 二十四进制计数器 返 回 图3-69 逻辑分析仪图标和面板 返 回 图3-75 74LS138D芯片 返 回 表3-7 74LS72的功能表 返 回 图3-22 高速CMOS边沿D触发器74HC74 返 回 图3-23 由3个JK触发器构成的3位二进制计数器 返 回 图3-24 计数器模型 返 回 表3-9 74LS161功能表 返 回 图3-25 计数器74LS161的状态转换图及时序 返 回 图3-26 74LS161的引脚图和逻辑符号 返 回 图3-27 74LS192的引脚图和时序 返 回 表3-10 74LS192功能表 返 回 图3-28 用两个74LS192构成100进制计数器 返 回 图3-29 用集成计数器74163和“与非”门组成的六进制计数器 返 回 图3-30 异步置数法组成余3码十进制计数器 返 回 表3-11 74LS160的功能表和引脚功能说明 返 回 图3-31 4种反馈法电路 返 回 图3-32 直接置0法的改进电路 返 回 图3-33 例3-3的逻辑电路 返 回 图3-34 程序分频器 返 回 图3-35 M/M+1分频器 返 回 图3-36 4位集成寄存器74LS175 返 回 表3-12 74LS175的功能表 返 回 表3-13右移寄存器的状态表 返 回 图3-37 图3-35所示电路的时序 返 回 表3-14 74194的功能表 返 回 图3-39 用74194构成的环形计数器 返 回 图3-40 用74194构成的扭环形计数器 返 回 图3-41 CD390的引脚分布 返 回 图3-42 74HC390(1/2)内部逻辑框图 返 回 图3-43 十进制-六进制计数器转换电路 返 回 图3-44 十二进制计数器电路 返 回 图3-45 例3-4的状态图 返 回 表3-15 例3-4的状态图转换表 返 回 表3-16 JK触发器的驱动表 返 回 仿真演练 二 数字时钟 【知识目标】 （1）掌握二十四、六十进制计数器的工作原理. （2）掌握555多谐振荡器的工作原理。 （3）掌握译码器的工作原理。 下一页 上一页 仿真演练 二 数字时钟 【实践活动】 数字时钟 1.数字时钟的结构 数字时钟是用数字集成电路构成的，是用数码显示的一种现代化计数器，由振荡器、分频器、校时电路、计数器、译码器和显示器6部分组成。其基本原理的逻辑框图如图3-77所示。 2.计数器电路的设计 （1）“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如图3-78所示，是采用两片中规模集成电路7490N串接起来 构成的“秒”、“分”计数器。 下一页 上一页 仿真演练 二 数字时钟 【实践活动】 (2)六十进制计数器子电路的创建。 (3)二十四进制计数器。时计数电路是由U1和U2组成的二十四进制计数电路，如图3-81所示。 3.其他组成部分 (1)显示器。 (2)555多谐振荡器电路。 (3)校分、校时电路。 (4)7490N功能介绍 4.数字钟系统的组成 利用六十进制和二十四进制递增计数器子电路构成的数字钟系统如图3-84所示。 上一页 返 回 仿真演练三 汽车尾灯控制电路 【技能目标】 （1）学会设计简单的综合时序电路。 （2）学会设计译码器。 （3）学会设计555多谐振荡电路。 （4）学会调试电路。 【知识目标】 （1）掌握综合时序电路的设计方法和步骤。 （2）掌握