计算机系统结构-第5章(2016年-second)_图文.pptVIP

5.3 降低Cache不命中率 作用 对于减小冲突不命中很有效，特别是对于小容量的直接映像数据Cache，作用尤其明显。 例如 项数为4的Victim Cache: 能使4KB Cache的冲突不命中减少20%～90% 本章小结 掌握Cache性能分析的方法，熟练运用公式计算CPU执行时间和平均访存时间 掌握Cache不命中的三种类型的产生原因及其相互关联 掌握常见6种降低Cache不命中率的方法 * * */32 ▲ 计算机系统结构讲义 第5章 存储层次 讲解者：刘东波 联系方式Cache性能分析 降低Cache不命中率的方法 本讲小结 本讲主要内容 重点与难点 重点 根据平均访存时间公式和CPU执行时间公式进行Cache性能分析 降低Cache不命中率的6种方法 难点 Cache性能分析 伪相联Cache工作原理 5.2.7 Cache的性能分析 不命中率 与硬件速度无关 容易产生一些误导 平均访存时间 　　 平均访存时间 ＝ 命中时间＋失效率×失效开销 5.2.7 Cache的性能分析 非常重要！ 程序执行时间 CPU时间＝（CPU执行周期数+存储器停顿周期数）× 时钟周期时间 其中： 存储器停顿时钟周期数＝“读”的次数×读不命中率×读不命中开销＋“写”的次数×写不命中率×写不命中开销 存储器停顿时钟周期数＝访存次数×不命中率×不命中开销 CPU时间＝（CPU执行周期数+访存次数×不命中率×不命中开销） × 时钟周期时间 =IC×（CPIexecution＋每条指令的平均访存次数×不命中率 ×不命中开销）× 时钟周期时间 5.2 Cache基本知识 　　 例5.1 用一个和Alpha AXP类似的机器作为第一个例子。假设Cache不命中开销为50个时钟周期，当不考虑存储器停顿时，所有指令的执行时间都是2.0个时钟周期，访问Cache不命中率为2%，平均每条指令访存1.33次。试分析Cache对性能的影响。 　 解 CPU时间有cache＝IC ×（CPIexecution＋每条指令的平均访存次数 ×不命中率×不命中开销）× 时钟周期时间 ＝IC ×（2.0＋1.33×2 %×50）× 时钟周期时间 ＝IC × 3.33× 时钟周期时间 5.2 Cache基本知识　　　 　　考虑Cache的不命中后，性能为： 　 CPU时间有cache＝IC×（2.0＋1.33×2 %×50）×时钟周期时间 　 ＝IC×3.33×时钟周期时间 　　实际CPI ：3.33 　　　　　3.33/2.0 = 1.67(倍) 　　CPU时间也增加为原来的1.67倍。 　　 但若不采用Cache,则： 　　　　　CPI＝2.0＋50×1.33＝68.5 5.2 Cache基本知识 Cache不命中对于一个CPI较小而时钟频率较高的CPU来说，影响是双重的： CPIexecution越低，固定周期数的Cache不命中开销的相对影响就越大。 在计算CPI时，不命中开销的单位是时钟周期数。因此，即使两台计算机的存储层次完全相同，时钟频率较高的CPU的不命中开销较大，其CPI中存储器停顿这部分也就较大。 　 因此Cache对于低CPI、高时钟频率的CPU来说更加重要。 　　 例5.2 考虑两种不同组织结构的Cache：直接映像Cache和两路组相联Cache，试问它们对CPU的性能有何影响？先求平均访存时间，然后再计算CPU性能。分析时请用以下假设： (1)理想Cache（命中率为100%）情况下的CPI为2.0，时钟周期为2ns，平均每条指令访存1.3次。 (2)两种Cache容量均为64KB，块大小都是32字节。 (3)在组相联Cache中，由于多路选择器的存在而使CPU的时钟周期增加到原来的1.10倍。这是因为对Cache的访问总是处于关键路径上，对CPU的时钟周期有直接的影响。 (4) 这两种结构Cache的不命中开销都是70ns。（在实际应用中，应取整为整数个时钟周期） (5) 命中时间为1个时钟周期，64KB直接映像Cache的不命中率为1.4%，相同容量的两路组相联Cache的不命中率为1.0%。 5.2 Cache基本知识 解 平均访存时间为： 平均访存时间