数字门电路摘要.ppt

数 字 电 路 Digital Circuits 数字电路 如果用模拟电路来表示Π到14位小数3.14159265358979，则几乎是不可能的，因为制造公差、温度、电源电压、宇宙射线和其它电路的噪声都会影响它。 逻辑信号和门电路 一个逻辑值，0或1，通常称为一个二进制数字或bit，如果需要表示多于两个值的时候，则可以用多个二进位来表示，例有n个二进位就能表示2n个值。 物理现象中的两个状态都可以分别表示0或1。 在CMOS和TTL电子逻辑线路中，有时用”低”或“高”来代替0或1。用LOW表示0，HIGH表示1，这种情况称为正逻辑(positive logic);相反用LOW表示1，而HIGH表示0，这种情况称为负逻辑(negative logic)。 逻辑信号和门电路Ⅰ 逻辑信号和门电路Ⅱ 一个逻辑电路中，它的输出仅仅取决于当前的输入，这种电路称为组合电路(combinational circuit)。一个逻辑电路它的输入端的个数总是有限的，输入的取值要么是0，要么是1，而且输出的取值也是要么是0，要么是1，所以就可以把输入所有可能取值的组合，及其相应的输出取值都列成一张表，这张表称为真值表(truth table)。例表3-2。 逻辑信号和门电路Ⅲ 最基本的门电路有三种：与(AND)、或(OR)和非(NOT)。 AND门：输出为1，当且仅当所有输入都为1。 OR门： 输出为1，当且仅当有一个或多个为1。 NOT门：也称反相器(inverter)，输出值和输入值相反。 逻辑信号和门电路Ⅳ 反相器用这样的符号表示， 逻辑信号和门电路Ⅴ 图3-4是真值表3-2的相应的线路。 该线路的逻辑表达式：F=X·Y+X’ ·Y’ ·Z 真值表、线路图和逻辑表达式表示的是同一个线路。 图3-5是上述线路的时间图，表示了输入信号X、Y和Z，与相应的输出信号F之间的时间上的关系。 当X=1且Y=1时，F=1；或者当X=0且Y=0且Z=1时，F=1。但F=1的时间比X=1且Y=1的时间要稍微晚一些，这说明线路本身有延迟。其余F=1的情况也是如此。 当不是X=1且Y=1或X=0且Y=0且Z=1，则F=0。 逻辑家族 逻辑线路在30年代是用继电器，40年代用电子管，50年代用晶体管，60年代开始用集成电路。 集成电路分两大类：一类是双极型的TTL电路(transistor-transistor logic)；另一类是场效应的MOS电路(metal_oxide semiconductor field-effect trnsistor)，目前MOS电路中主要是指CMOS(complementary MOS)。 CMOS 逻辑Ⅰ CMOS的逻辑电平 典型的CMOS逻辑线路的电源是5V。 逻辑0(LOW)是0~1.5V；逻辑1(HIGH)是3.5~5V。而且不希望信号出现在1.5~3.5V的范围内，除非信号在转换的过程中经过这个区域。 参看图3-6。 MOS晶体管 一个MOS晶体管可以等效为一个压控电阻，如图3-7，在逻辑电路中，这个电阻要么很大(晶体管截止)；要么很小(晶体管导通)。 这里有两种类型的MOS晶体管，n-沟道(n-channel)和p-沟道(p-channel) CMOS 逻辑Ⅱ 左图是图3-8，它表示NMOS的线路符号。 正常情况下，Vgs是正的(≧0)，随着Vgs的增加，漏源之间的等效电阻Rds随之变小。当Vgs=0时，Rds非常大，至少1MΩ；当Vgs增加时，Rds可以变得非常小，例如变成10Ω。 左图是图3-9，它表示PMOS的线路符号。 正常情况下，Vgs是负的(≦0)，随着Vgs的减少，漏源之间的等效电阻Rds随之变小。当Vgs=0时，Rds非常大，至少1MΩ，因此流过漏源间的电流只有1μA，该电流称为泄漏电流；当Vgs变负减少时，Rds可以变得非常小，例如变成10Ω。 CMOS反相器线路Ⅰ NMOS和PMOS可以组合在一起形成CMOS逻辑。最简单的CMOS线路是反相器，只要一个NMOS管和一个PMOS管，如左图(图3-10)。它的电源是VDD，典型的范围是2~6V，为了和TTL线路兼容，一般取5V。 输入电压为0.0V时，NMOS管截止(它的Vgs=0V)；但对于PMOS，它的Vgs=－5V，因此PMOS管通导，它的等效电阻非常小，电源电压是5V，于是输出电压为5V。 输入电压为5.0V时，NMOS管通导(它的Vgs=+5V)；但对于PMOS，它的Vgs=0V，因此PMOS管截止。由于NMOS的等效电阻是非常小的(输出端和地之间)，于是输出电压是0V。 CMOS反相器线路Ⅱ 另一种解释CMOS反相器工作原理的方法是用开关的方式，参看图3-11。图(a)说明当输入电压为低电平时，NMOS为开路，PMOS为短路，输出电压