[eda选择题.docVIP

一、选择题 1EDA的中文含义是。 A. 电子设计自动化 B. 计算机辅助计算 C. 计算机辅助教学 D. 计算机辅助制造基于EDA软件的FPGA / CPLD设计流程 A.设计输入→功能仿真→综合→适配→编程下载→硬件测试 B.输入→适配→综合→功能仿真→编程下载→硬件测试； C.输入→功能仿真→综合→编程下载→→适配硬件测试； D.输入→功能仿真→适配→编程下载→综合→硬件测试大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是。A. FPGA全称为复杂可编程逻辑器件；B. FPGA是基于乘积项结构的可编程逻辑器件；C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置； 6、VHDL运算符优先级的说法正确的是。 A. 逻辑运算的优先级最高 B. 关系运算的优先级最高 C. 逻辑运算的优先级最低 D. 关系运算的优先级最低 进程中的信号赋值语句，其信号更新是。A.按顺序完成； B.比变量更快完成；C.在进程的最后完成； D.都不对。 不完整的IF语句，其综合结果可实现。A. 时序逻辑电路? ?B. 组合逻辑电路? C. 双向电路? ?D. 三态控制电路 在VHDL的并行语句之间，可以用（ ）来传递往来信息。 变量 变量和信号 信号 D.常量MAXPLUSII 中文件的后缀名是A. DOC B. GDF C. VHD D. TDF 11、使用MAX＋plusII工具软件建立仿真文件，应采用（）方式。 图形编辑文本编辑 符号编辑 波形编辑 语句“for n in 0 to 7 loop”循环次数为（）次。 8 B .7 C .0 D. 1 14、在VHDL中，定义信号名时，可以用（ ）符号为信号赋初值。 A、=： ； B、= ； C、:= ； D、= 15. 在 EDA 中，ISP 的中文含义是 A. 网络供应商 C. 没有特定意义 B. 在线系统可编程 D. 使用编程器烧写 PLD 芯片 16、下列必须声明引用的数据类型是。 A. B. bit C. integer D.real 17、1987 标准的VHDL语言对大小写是（ ）。 A. 敏感的 B. 只能用小写 C. 只能用大写 D. 不敏感 ．综合是EDA设计流程的关键步骤，在下面对综合的描述中，_ D _是错误的。A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；B.综合是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；D.综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。 ．VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述__B__。A.器件外部特性； B.器件的内部功能； C.器件的综合约束； D.器件外部特性与内部功能。 ．下列标识符中，__B__是不合法的标识符。A. State0? ? ? ? B. 9moon? ? ? ? C. Not_Ack_0? ?? D. signall ．关于VHDL中的数字，请找出以下数字中最大的一个：__A__。A. 2#1111_1110# B. 8#276# C. 10#170# D. 16#E#E1 .在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件称为（ D ）。 A仿真器 B综合器 C适配器 D下载器 .在EDA工具中，能完成在目标系统器件上布局布线软件称为（ c ）。 A仿真器 B综合器 C适配器 D下载器 .使用MAX＋plusII工具软件具有（ d ）功能。 ①编辑 ②编译 ③编程 ④以上均可 .执行MAX＋plusII的（ d ）命令，可以精确分析设计电路设计与输出波形间的延时量。 ①Creat Default Symbol ②Simulator ③Compiler ④Timing Analyzer .执行MAX＋plusII的（ b ）命令，可以对设计电路进行功能仿真或者时序仿真。 ①Creat Default Symbol ②Simulator ③Compiler ④Timing Analyzer .执行MAX＋plusII的（ ）命令，可以为设计电路建立一个元件符号。 ①Creat Default Symbol ②Sim