(系统结构复习资料.docVIP

考试题型 一、单项选择题（每题2分，共26分） 二、填空题（每空0.5分，共7分） 三、大题（共67分） 共5个，有概念题、分析题、计算题、设计题、综合题 复习提纲 大题的复习范围： 会利用CPU性能公式比较多种设计方案的优劣 公式一： CPU时间= 一个程序的CPU时钟周期数*时钟周期长度 或： CPU时间= 一个程序的CPU时钟周期数/时钟频率 公式二： CPU时间= IC*CPI*时钟周期长度 公式三： 会利用Amdahl定律比较多种设计方案的优劣 Amdahl定律：计算机系统中某一部件由于采用某种更快的执行方式后整个系统性能的提高与这种执行方式的使用频率或占总执行时间的比例有关。 Cache的性能分析，会针对具体情况分析Cache的性能 CPU执行时间： 平均存储器访问时间（AMAT）： 提高Cache性能： 可见主要途径有： 降低缺失代价 降低缺失率 通过并行性降低缺失代价/缺失率 降低Cache命中时间 导致Cache失效的原因，需进一步掌握如何降低这三类失效的方法 原因： （1）强制（Compulsory）缺失：对一个块的第一次访问一定不在Cache中，所以该块必须被调入到Cache中（这也称为：冷启动缺失、首次访问缺失等）。 （2）容量（Capacity）缺失：如果Cache容纳不了一个程序持续执行所需要的所有块，将会发生容量缺失，某些块将被放弃，随后再被调入。 （3）冲突（Conflict）缺失：如果采用组相联/直接相联，则可能有多个块映射到同一块中，发生冲突缺失。 降低缺失率的技术： （1）增加Cache块大小 （2）增加Cache容量 （3）增加相联度 （4）路预测和伪相联Cache （5）编译优化 向量链接技术 基本思想： 对于有写读数据相关的向量指令，可以采用“相关专用通道”：从一个流水线部件得到的结果直接送入另一个流水线部件的操作数寄存器，这样多条向量指令可以并行执行，这种技术称为流水线的链接技术。 链接要求： 1.没有向量寄存器冲突和运算部件冲突； 2.只有当前一条指令的第一个结果分量送入结果向量寄存器的那一个时钟周期方可链接，否则只能串行执行； 3.若一条向量指令的两个源操作数分别是两条先行指令的结果时，要求： 先行的两条指令产生结果的时间必须相等； 先行的两条指令的向量长度必须相等。 静态多功能流水线和动态多功能流水线的调度 动态调度算法：Tomasulo算法 Delta互连网络的设计，根据方法即可设计 多级交叉开关互连网络的设计，需掌握其基本原理方可进行设计 循环中的指令调度技术：调度、循环展开、软件流水（重点掌握） 第四章205页 其它题的复习范围： 衡量机器性能的唯一固定而且可靠的标准是什么？ 真实程序的执行时间。 并行性的常用实现技术，并结合本课程的内容进行举例 时间重叠： 指令流水线 资源重叠： N模冗余结构 多处理机 多值存储器 资源共享： 多道程序分时系统 设计计算机系统设计的常用的定量准则 加快经常性事件的速度 CPU性能公式 局部性原理 利用并行性 实现软件可移植的主要途径有Flynn分类法 什么是数据表示？什么是数据结构？ 数据表示：能由硬件直接识别和引用（即有相应运算指令和有硬件支持）的数据类型，例如：定点数据表示、逻辑数据表示、浮点数据表示等。 数据结构：带有结构的数据元素的集合，例如：串、队列、栈、向量、阵列、链表、树、图等。 扩展编码的编码原理 思想：是固定长度操作码和Huffman编码法相结合形成的。即：对Huffman编码，根据使用频率宏观分布，将编码长度扩展成有限几种长度的编码。 RISC执行程序的速度比CISC要快的关键原因是RISC的特点 优点： 简化指令系统设计，适合VLSI实现。 提高执行速度和效率。 降低设计成本，提高了系统的可靠性。 可以提供直接支持高级语言的能力，简化编译程序的设计。 缺点： 加重了汇编语言程序员的负担。 对浮点运算和虚拟存储器的支持不够理想。 相对来说，RISC机器上的编译程序要比CISC机器上的难写。 如何提高Cache的命中率？ 采用预取技术提高命中率 思想：不命中时，把M2存储器中相邻几个单元组成的一个数据块都取出来送入M1存储器中。 存储系统的主要性能参数 流水线的分类 分类一： 单功能流水线 多功能流水线 分类二：静态流水线 动态流水线 分类三： 线性流水线 非线性流水线 分类四：部件级流水线 处理机级流水线 系统级流水线 其 它：标量流水线 向量流水线 顺序流水线 异步流水线 ? 常见的数据相关有哪些？通常在哪些流水线上会出现？ “先写后读”相关 “先读后写”相关 “