DPD原理及实现全解.pptVIP

英文标题:40-48pt 副标题:26-30pt 字体颜色:蓝色 字体 : Arial 中文标题:35-47pt 字体:黑体 副标题:24-28pt 字体颜色:蓝色 字体:黑体 英文标题:32-35pt 使用字体 : Arial 颜色：蓝色 中文标题:30-32pt 颜色: 蓝色 字体:华文细黑 英文正文:20-22pt 子目录 (2-5级) :18pt 颜色:黑色 使用字体 : Arial 中文正文:18-20pt 子目录(2-5级):18pt 颜色:黑色 字体:华文细黑 配色参考： 建议同一页面内不超过四种颜色，以下是几种组配色方案（仅供参考） 。 DPD原理及实现 张永丽/2013.11.04 DPD的基本原理 01 DPD的影响因素 03 DPD的实现方式 02 目录 DPD的问题定位 04 互调失真 邻道功率比（ACPR）增加 较严重的邻信道干扰 降低误码比特率性能 误差矢量幅度（EVM）增大 功放 带内失真 DPD的产生背景 功率回退 找到满足要求的功放非线性点比较困难 降低功放的效率，增加成本 获得良好线性度和更高的功率效率 具有良好的重构能力 DPD技术 DPD的产生背景 1/G(a) DPD的基本原理 DPD的基本原理 01 DPD的影响因素 03 DPD的实现方式 02 目录 DPD的问题定位 04 DPD的基本框图 开始 读取反馈及训练序列 反馈去直流镜像校准 反馈和训练序列同步并记录位置 反馈数据截点 反馈数据做幅度校准 计算DPD系数 DPD系数正确？ 进行预失真 结束 训练序列定标 训练序列截点 告警 N Y 算法基本流程 发射信号的预失真处理 FPGA部分 TRXIQ 完成对反馈数据 的采集和存储 特殊时隙发送训练序列 完成前向预失 真通道的处理 训练序列的存储 FPGA DFE LUT表的存储 发射信号的预失真处理 同时采集反馈数据并存储 LUT表构建 数据同步 系数计算 幅度调整 完成DPD 系数计算建立LUT表 DSP部分 驱动配置训练序列 根据建立小区的模式 配置对应的训练序列，并将DSP存储的训练序列发送给FPGA DSP进行系数计算 FPGA完成预失真 FPGA抓反馈 Dfe根据驱动配置在特殊时隙发送训练序列，Trxiq采集反馈数据发送给DSP DSP生成LUT表 对反馈数据进行零中频校准，完成反馈数据与训练序列的同步以及幅度调整，根据模型计算DPD系数 双频小区，构建幅度划分LUT表、非均匀幅度量化LUT表、预失真查找LUT表，单频小区，构建幅度划分LUT表、预失真查找LUT表 DSP给FPGA的LUT表储存在DFE中，为公共LUT表。公共LUT表存储完成后由驱动通知DFE，DFE把公共LUT表数据更新到自己的LUT表中并更新对应天线的业务数据 具体实现流程 DPD的基本原理 01 DPD的影响因素 03 DPD的实现方式 02 目录 DPD的问题定位 04 将基带数据源速率提升到要求值，内插半带滤波器的选取会影响业务信号的ACPR 削峰部分，业务或训练序列数据的峰均比高会影响DPD的效果，峰均比高的信号经过功放其非线性失真越严重 硬件链路影响-FPGA 1.DAC发射数据的采样速率 2.半带滤波器的带宽，一 般为采样带宽的0.9倍 3.功率引入的非线性因素 低通中频LC滤波器，滤除混叠和部分镜像，带内平坦度以及带宽会影响DPD效果 1.本振造成的直流泄露 2.IQ不平衡产生的镜像 硬件链路影响-DAC、调制 主板小信号放大器，存在P1压缩，产生非线性 低通射频LC，滤除谐波分量 1. 增益平坦度， P1、P3曲线平滑 2. VBW带宽满足带宽要求 3. AM-AM、 AM-PM特性曲线 硬件链路影响-放大器 会产生直流泄露，影响反馈数据 低通中频LC，抑制部分镜像及杂散 带内平坦度及带宽影响DPD性能 硬件链路影响-反馈链路 模拟信号到数字基带信号转换，采样带宽和有效bit位数影响反馈数据精度。目前的算法要求采样带宽至少是信号带宽的3倍 开始 读取反馈及训练序列 反馈去直流镜像校准 反馈和训练序列同步并记录位置 反馈数据截点 反馈数据做幅度校准 计算DPD系数 DPD系数正确？ 进行预失真 结束 训练序列定标 训练序列截点 告警 N Y 算法反馈 使收发达到同步状态 反馈与训练频点不一致 或功率相差过大 反馈数据的功率调整为与 训练序列的功率一致，保 证DPD补偿的预失真分量 与功放非线性正向分量抵消 1.DPD系数最大值 2.DPD系数绝对值之和 3.一阶系数和的模值 DPD的基本原理 01 DPD的影响因素 03 DPD的实现方式 02 目录 DPD的问题定位 04 DPD单频软件