MIPS模型机数据通路(参考).pptxVIP

ALU数据通路的5个逻辑步骤从逻辑上：数据通路总共为5个逻辑步骤公共步骤：取指令、译码/读操作数所有指令均必须经历的2个步骤取指令IFPC驱动IM读取指令译码/读操作数DCD/RF译码属于控制器范畴，但可以与读操作数并行执行EXEALU完成算数/逻辑运算访存MEM读DM或写DM回写WBALU计算结果或IM读出数据写入寄存器堆RegisterFilerd指令存储器PCrs数据存储器rt+4immMUX1.取指令IF2.译码/读操作数DCD/RF3.执行EXE4.访存MEM5.回写WBALU运算类指令：理想执行过程(R-R)RegisterFilerdinstructionmemoryPCrsDatamemoryrt310+4immMUXopcodersrtrdshamtfunctX1.取指令IF2.译码/读操作数DCD/RF3.执行EXE4.访存MEM5.回写WB指令：ADD、SUB、OR。。。需求：R[rd] ? R[rs] op R[rt]过程：取指、译码/读寄存器、执行、访存、回写ALU分支类指令：理想执行过程310RegisterFilerdinstructionmemoryopcodersrtimmediatePCrsDatamemoryrt+4immMUXXX1.取指令IF2.译码/读操作数DCD/RF3.计算EXE4.访存MEM5.回写WB指令：BEQ、BNE。。。需求：PC ? 条件? PC + Ext(Imm) : PC + 4过程：取指、译码/读寄存器、执行、访存、回写ALU跳转指令：理想执行过程310RegisterFilerdinstructionmemoryopcodetarget addressPCrsDatamemoryrt+4immMUXXX1.取指令IF2.译码/读操作数DCD/RF3.执行EXE4.访存MEM5.回写WB指令：J需求：PC ? PC[31:28] || target_address || 00过程：取指、译码/读寄存器、执行、访存、回写ALU读存储指令：理想执行过程RegisterFilerdinstructionmemoryPCrsDatamemoryrt+4immMUX1.取指令IF2.译码/读操作数DCD/RF3.执行EXE4.访存MEM5.回写WB指令：LW需求：GPR[rt] ← memory[GPR[base] + offset]过程：取指、译码/读寄存器、执行、访存、回写ALU写存储指令：理想执行过程RegisterFilerdinstructionmemoryPCrsDatamemoryrt+4immMUXX1.取指令IF2.译码/读操作数DCD/RF3.执行EXE4.访存MEM5.回写WB指令：SW需求：memory[GPR[base] + offset] ← GPR[rt]过程：取指、译码/读寄存器、执行、访存、回写物理执行路径 vs. 理想执行过程2个现象现象1：不同指令的理想执行过程不同现象2：所有指令都有前3个阶段前2阶段完全相同；第3阶段功能有差异启示不同指令的理想执行过程不同，即理想执行时间不同不同指令能否具有不同物理执行路径，以对应理想执行过程？IFDCD/RFEXEMEMWB计算????分支???跳转???读存储?????写存储????1.Addu指令2.Subu指令3.ori指令4.Lw指令5.Sw指令6.Bne指令7.Jal指令