高速数字电路设计与信号完整性分析..docVIP

高速电子线路的信号完整性设计（二） 北京理工大学电子工程系 于波 4、信号发射与端接技术 4.1、 信号反射的形成 传输线上的阻抗不连续会导致信号反射，我们以图2所示的理想传输线模型来分析与信号反射有关的重要参数。图中，理想传输线L被内阻为R0的数字信号驱动源VS驱动，传输线的特性阻抗为Z0，负载阻抗为RL。 理想的情况是当R0＝Z0＝RL时，传输线的阻抗是连续的，不会发生任何反射，能量一半消耗在源内阻R0上，另一半消耗在负载电阻RL上（传输线无直流损耗）。如果负载阻抗大于传输线的特性阻抗，那么负载端多余的能量就会反射回源端，由于负载端没有吸收全部能量，故称这种情况为欠阻尼。如果负载阻抗小于传输线的特性阻抗，负载试图消耗比当前源端提供的能量更多的能量，故通过反射来通知源端输送更多的能量，这种情况称为过阻尼。欠阻尼和过阻尼都会引起反向传播的波形，某些情况下在传输线上会形成驻波。当Z0＝RL时，负载完全吸收到达的能量，没有任何信号反射回源端，这种情况称为临界阻尼。从系统设计的角度来看，由于临界阻尼情况很难满足，所以最可靠适用的方式轻微的过阻尼，因为这种情况没有能量反射回源端。 负载端阻抗与传输线阻抗不匹配会在负载端（B点）反射一部分信号回源端（A点），反射电压信号的幅值由负载反射系数ρL决定，见下式： （1） 式中，ρL称为负载电压反射系数，它实际上是反射电压与入射电压之比。 由式（1）可见，-1≤ρL≤+1，且当RL＝Z0时，ρL＝0，这时就不会发生反射。即，只要 根据传输线的特性阻抗进行终端匹配，就能消除反射。从原理上说，反射波的幅度可以大到入射电压的幅度，极性可正可负。当RLZ0时，ρL0，处于过阻尼状态，反射波极性为负；当RLZ0时，ρL0，处于欠阻尼状态，反射波极性为正。 当从负载端反射回的电压到达源端时，又将再次反射回负载端，形成二次反射波，此时反射电压的幅值由源反射系数ρS决定，见下式： （2） 4.2、阻抗匹配与端接方案 4.2.1、典型的传输线端接策略 由以上分析可知，在高速数字系统中，传输线上阻抗不匹配会引起信号反射，减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配，从而使源反射系数或负载反射系数为零。 传输线的长度符合下式的条件应使用端接技术。 （3） 式中，L为传输线线长，tr为源端信号的上升时间，tpdL为传输线上每单位长度的带载传输延迟。即当tr小于2TD时，源端完整的电平转移将发生在从传输线的接收端反射回源端的反射波到达源端之前，这时需要使用端接匹配技术，否则会在传输线上引起振铃。 传输线的端接通常采用两种策略：（1）使负载阻抗与传输线阻抗匹配，即并行端接（2）使源阻抗与传输线阻抗匹配，即串行端接。即如果负载反射系数或源反射系数二者任一为零，反射将被消除。从系统设计的角度，应首选策略1，因其是在信号能量反射回源端之前在负载端消除反射，即使ρL＝0，因而消除一次反射，这样可以减小噪声、电磁干扰（EMI）及射频干扰（RFI），而策略2则是在源端消除由负载端反射回来的信号，即使ρS＝0和ρL＝1（负载端不加任何匹配），只是消除二次反射，在发生电平转移时，源端会出现持续时间为2TD的半波波形，不过由于策略2实现简单方便，在许多应用中也被广泛采用。两种端接策略各有其优缺点，以下就简要介绍这两类主要的端接方案。 （1）并行端接 并行端接主要是在尽量靠近负载端的位置加上拉和/或下拉阻抗以实现终端的阻抗匹配，根据不同的应用环境，并行端接又可分为以下几种类型： （I）简单的并行端接 这种端接方式是简单地在负载端加入一下拉到GROUND的电阻RT（RT＝Z0）来实现匹配，如图3所示。采用此端接的条件是驱动端必须能够提供输出高电平时的驱动电流以保证通过端接电阻的高电平电压满足门限电压要求。在输出为高电平状态时，这种并行端接电路消耗的电流过大，对于50Ω的端接负载，维持TTL高电平消耗电流高达48mA，因此一般器件很难可靠地支持这种端接电路。 （II）戴维宁（Thevenin）并行端接 戴维宁（Thevenin）端接即分压器型端接，如图4示。它采用上拉电阻R1和下拉电阻R2构成端接电阻，通过R1和R2吸收反射。R1和R2阻值的选取由下面的条件决定。R1的最大值由可接受的信号的最大上升时间（是RC充放电时间常数的函数）决定，R1的最小值由驱动源的吸电流数值决定。R2的选择应满足当传输线断开时电路逻辑高电平的要求。戴维宁等效阻抗可表示为： （4） 这里要求RT等于传输线阻抗Z0以达到最佳匹配。此端接方案虽然降低了对源端器件驱动能力的要求，但却由于在VCC和GROUND之间连接的电阻R1和R2从而一直在从系统电源吸收电流，因此直流功耗较大。 （III）主动