目一 1位全加器.pptVIP

田瑞利 qq：512589021rltian9@126.com 公共邮箱：EDA201366@126.com 密码：201366 教材; EDA技术与实践，清华大学出版社，2011.12 参考书：王芳，LD/FPGA技术应用，电子工业出版社，2011.11 2.罗力凡等，基于FPGA开发快速入门.技巧.实例，人民邮电出版社，2009.5 一、项目描述 全加器是常用的组合逻辑电路，是数字电路中用来实现二进制运算的基本电路。 一位全加器是最简单的全加器，可用作实现多位全加器的单元电路。 本项目就是采用数字电路中利用基本门设计组合逻辑电路的方法，在PLD平台上设计一个全加器电路。 一、项目描述 二、项目资讯 EDA技术概述 FPGA与CPLD MAX II器件介绍 PLD开发软件Quartus II 可编程逻辑器件的设计应用流程 （使用专题课件一、二、三教授相应内容） 二、项目资讯 三、项目分析 三、项目分析 三、项目分析 四、项目实施 微机一台（Windows XP系统、安装好Quartus Ⅱ5.0等相关软件） EDA学习开发板一块 USB电源线一条 ISP下载线一条。 四、项目实施——1. Quartus Ⅱ原理图设计 四、项目实施——1. Quartus Ⅱ原理图设计 四、项目实施——1. Quartus Ⅱ原理图设计 四、项目实施——1. Quartus Ⅱ原理图设计 四、项目实施——2. 项目编译 四、项目实施——2. 项目编译 四、项目实施——2. 项目编译 四、项目实施——3. 波形仿真 四、项目实施——3. 波形仿真 四、项目实施——3. 波形仿真 四、项目实施——3. 波形仿真 四、项目实施——3. 波形仿真 四、项目实施——4. 器件编程 四、项目实施——4. 器件编程 四、项目实施 电路调试： 拨动拨码开关SWD1～SWD3，观察D1～D2的亮灭情况是否符合设计要求。 故障分析及排除： 在确认学习开发板无故障的前提下： 1．无论怎样拨动拨码开关，D1、D2始终不亮。出现这种情况，很可能是管脚没有分配好，或者分配了管脚，但是没有重新编译，这是大多数同学容易犯得毛病。 2．拨动拨码开关，但是D1、D2的亮灭不符合全加器真值表。出现这种情况，首先应检查电路设计是否有误。是否门电路调用错误。 五、项目评价与总结提高 五、项目评价与总结提高 全加器属于组合逻辑，在进行原理图设计时，可以采用真值表-卡诺图-最简表达式的步骤来进行设计。 Quartus II原理图设计的主要步骤包括：新建工程、建立编辑原理图设计文件、编译、仿真及器件编程等。 《EDA技术应用》项目课件 项目一 1位全加器的原理图输入设计 1. 项目任务 2. 项目目标 学生的沟通能力及团队协作精神 良好的职业道德 质量、成本、安全、环保意识 设计的规范性 职业素养 三 会利用基本门电路设计组合逻辑电路 能使用Quartus II软件进行原理图输入设计 能使用Quartus II软件的对设计电路进行功能仿真 使用Quartus II软件下载设计文件到学习开发板 会调试学习开发板 技能 二 了解PLD的发展概况 了解PLD的结构及特点 了解MAX II系列CPLD的结构和特点 掌握学习开发板的结构组成 掌握EDA的设计流程 知识 一 目 标 类别 序号 五项内容 包括设计准备、设计输入、设计处理和器件编程四个步骤 相应的功能仿真（前仿真）、时序仿真（后仿真）和器件测试三个设计验证过程。 可编程逻辑器件的设计应用流程 1.电路功能分析 1位全加器属于组合逻辑电路，其功能如下所示。 2.硬件电路设计 PLD器件选择:采用价格较低、规模较小的CPLD来实现。 此设计采用Altera的MAX II系列EPM240来实现。 硬件电路： 3.软件设计思路 列出真值表, 化简，得到最简逻辑表达式，这样就可以通过基本门电路来实现全加器的设计。 逻辑电路图： 硬件平台准备 (1) 创建工程 ① ② ③ ④ ⑤ (2) 建原理图文件 ① ② ③ (3) 绘制原理图、保存文件 (1) 分析综合 (2) 管脚分配 (3) 全编译--选择Processing→Start Compilation命令 (1) 创建一个仿真波形文件 (1) 添加节点，设置波形 (2) 保存仿真波形文件 (3)波形仿真 (3)波形仿真结果 (1)打开编程器窗口--选择Tools→Programmer命令 (2)选择硬件及编程模式 (3) 点击Start按钮，完成编程下载 5.硬件电路调试及排故 没出现违纪违规现象，没有厌学现象，能按照规定完成所分配的项目