第2章 逻辑门电路解析.ppt

*/71 2.5 数字集成电路使用中应注意的问题 2.5.1 TTL使用中应注意的问题 1、电源 ⑴5V±0.5V(5V±0.25V)。 ⑵电源入口加装滤波电容。 ⑶逻辑电路与强电控制电路要分别接地。 ⑷为防止电源输入端的高频干扰，可加装高频滤波电容。 */71 2、输入端 ⑴不能直接与高于+5.5或低于-0.5V的电源相接。 ⑵多余输入端不允许悬空。 ①与门、与非门可以将多余输入端通过电阻接电源， ②多余输入端与使用的输入端并接。 ③将或门、或非门的多余输入端接地。 ④触发器的多余输入端及置0、置1端应根据要求接VCC或接地。 3、输出端 TTL电路输出端不允许与VCC直接相连。 */71 2.5.2 CMOS电路使用中应注意的问题 1、最大额定值 各项性能指标不能超过最大额定值。 2、电源 ⑴电源电压正常。 ⑵电源极性不能接反。 ⑶电流不能过大。 */71 3、输入端 ⑴输入端不允许悬空。 ⑵输入高电平不得高于VDD+0.5V；输入低电平不得低于VSS-0.5V。 ⑶输入端电流一般应限制在1mA以内。 ⑷输入脉冲信号上升和下降沿应小于几微秒。 4、输出端 CMOS驱动能力比TTL要小很多，但CMOS驱动CMOS的能力很强。 */71 5、防止静电击穿的措施 ⑴保存时应用导电材料屏蔽，或把全部引脚短路。 ⑵焊接时应断开电烙铁电源。 ⑶各种测量仪器均要良好接地。 ⑷通电测试时，应先开电源再加信号，关机时应先关信号源再关电源。 ⑸插拨CMOS芯片时应先切断电源。 */71 2.5.3 数字集成电路接口 1、TTL电路与CMOS电路的接口 ⑴TTL-CMOS接口 在TTL输出端接一个上拉电阻至电源+5V，便可抬高输出电压，以满足后级CMOS电路高电平输入的需要。 R +5V TTL CMOS +5~+15V */71 ⑵CMOS-TTL接口 CMOS电路驱动TTL电路的一个问题是有些CMOS电路不能提供足够的驱动电流。可用如图所示接口电路。 . . Rb Rc T CMOS TTL +5V */71 2、TTL与三极管、LED的接口 ⑴ TTL与三极管的接口 当需要用TTL电路控制较大的电流和较高的电压时，可用TTL驱动三极管，再用三极管去驱动高电压、大电流的负载。 1 TTL 1 TTL +5V */71 ⑵TTL-LED的接口 当用TTL驱动LED时，需加一个限流电阻，电阻阻值不同，LED亮度不同。 1 TTL +5V 1 TTL +5V 低电平驱动 高电平驱动 */71 2.3 其他类型的TTL门电路 TTL门电路除了与非门外，还有其它逻辑功能的门电路，如与门、或门、或非门、与或非门、异或门、同或门、集电极开路门和三态门等，还有与扩展器、或扩展器和与或扩展器等。 */71 ⒈集电极开路门(OC门) 线与 ：把几个逻辑门的输出端直接连在一起实现逻辑与。 TTL与非门直接线与出现的问题： F1=1，F2=0就会在电源和地之间形成一个低阻通路，破坏了逻辑关系，而且还会把截止门中的导通管T4烧坏。 */71 ①电路结构：把TTL与非门电路的推拉输出级改为三极管集电极开路输出,称为集电极开路(Open Collector)门电路。 RL 上拉电阻 */71 几个OC门的输出端直接并联后可共用一个集电极负载电阻RL和电源VCC。 只要恰当地选择电源电压和负载电阻，就可以保证输出电平的高、低要求，而又有效地防止输出管电流过大。 A B F ( b ) 逻辑符号 A B A B F ( b ) 逻辑符号 A B F F A B T 1 T 2 T 5 R 1 R 2 R L R 3 V C C V O F ( a ) 逻辑图 */71 ②集电极负载电阻RL的选择 利用OC门可以实现线与功能。 当有m个OC门直接并联，并带有n个与非门作负载时，只要公共外接负载电阻RL选择适当，就可以保证输出高电平不低于规定的VOHmin值；又可以保证输出低电平不高于规定的VOLmax。而且也不会在电源和地之间形成低阻通路。 */71 若m个OC与非门的输出都为高电平直接并联，则线与结果为高电平。 为保证并联输出高电平不低于规定的VOHmin值，则要求RL取值不能太大，才能保证 VCC-IRLRL≥VOHmin。 OC门个数 TTL与非门输入端的个数 OC门输出管截止时的漏电流 负载门每个输入端为高电平时的输入漏电流 IRL=mIOH+pIIH VCC-(mIOH+pIIH)RL≥VOHmin RL最大值RLmax为： VCC-IRLRL≥VOHmin */71 当OC门线与输出为低电平时，从最不利情况考虑，设只有一个OC门处于导通状态，而其它的OC门均截止。 RL不能太小，应保证在所有的负