第5章集成触发器讲解.pptVIP

* 此时，即使输入端多次翻转，也不会影响到触发器的输出状态了。 * 此时，即使输入端多次翻转，也不会影响到触发器的输出状态了。 * 此时，即使输入端多次翻转，也不会影响到触发器的输出状态了。 * 此时，即使输入端多次翻转，也不会影响到触发器的输出状态了。 * 触发器和T′触发器特别适合实现计数器， 因为计数器电路中的触发器状态要么翻转，要么保持。但必须指出的是， 通用数字集成电路中并无T触发器或T′触发器这类器件，需要用到时可由D触发器或JK触发器改接。 * * * * * 此时，即使输入端多次翻转，也不会影响到触发器的输出状态了。 * 此时，即使输入端多次翻转，也不会影响到触发器的输出状态了。 * 此时，即使输入端多次翻转，也不会影响到触发器的输出状态了。 * 触发器和T′触发器特别适合实现计数器， 因为计数器电路中的触发器状态要么翻转，要么保持。但必须指出的是， 通用数字集成电路中并无T触发器或T′触发器这类器件，需要用到时可由D触发器或JK触发器改接。 * 触发器和T′触发器特别适合实现计数器， 因为计数器电路中的触发器状态要么翻转，要么保持。但必须指出的是， 通用数字集成电路中并无T触发器或T′触发器这类器件，需要用到时可由D触发器或JK触发器改接。 5.3.1主从RS触发器 1．电路结构 由两级同步RS触发器串联组成。 G1～G4组成从触发器，G5～G8组 成主触发器。CP 与CP’互补， 使两个触发器工作在两个不同的时区内。 主从触发器的触发翻转分为两个节拍： （1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变：主触发器工作，接收R和S端的输入信号。 5.3.1主从RS触发器 主从触发器的触发翻转分为两个节拍： （2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。 5.3.1主从RS触发器 1.主从触发器的翻转在CP下降沿发生。 2.主、从触发器的时钟反相； 3.CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。 4.具有直接清0和直接置1功能。 5.3.1主从RS触发器 工作波形 ① 触发器状态的变化发生在时钟脉冲CP由1变为0时，而在CP=0期间主触发器被封锁，其状态不再受输入R、S的影响，因此不会引起 “空翻”现象。 工作特点 ② 触发器的状态取决于CP由1变为0时主触发器的状态，而主触发器的状态在CP=1期间是随输入R、S变化的，所以触发器的状态实际上取决于CP下降沿之前输入R、S的值。 工作特点 逻辑功能 逻辑功能与简单钟控RS触发器完全相同，其次态方程和约束方程为 （次态方程） R·S=0 （约束方程） 由于主从RS触发器状态的变化发生在时钟脉冲CP由1变为0时刻（下降沿），所以逻辑符号的时钟端加了一个小圆圈，表示主从RS触发器的状态变化在时钟脉冲CP由1变为0时发生。 5.3.2 主从结构的J-K触发器 1 . 组成 在主从RS触发器的基础上增加了2条反馈线 无时钟脉冲时：主触发器被封锁，从触发器状态由主触发器状态决定，两者状态相同； 2、工作原理 时钟脉冲作用时： 在时钟脉冲的前沿(上升沿)接收输入信号并暂存到主触发器中，此时从触发器被封锁，保持原状态不变。 在时钟脉冲的后沿(下降沿)，主触发器状态传送到从触发器，使从触发器输出(即整个触发器输出)变到新的状态，而此时主触发器本身被封锁，不受输入信号变化的影响。 因此解决了空翻的问题。 2、工作原理 1. RS主从触发器74LS71 5.3.3 主从触发器芯片 该触发器有3个R端和3个S端，分别为与逻辑关系，即 触发器带有置0端 和置1端 ，其有效电平均为低电平。 2. JK主从触发器74LS72 该触发器有3个J端和3个K端，分别为与逻辑关系，即 触发器带有置0端 和置1端 ，其有效电平均为低电平。 触发器小结 §5章 集成 触发器 1．触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。 2．描写触发器逻辑功能的方法主要有特性方程、状态表、状态转换图和波形图(又称时序图)等。 触发器小结 3．按照结构不同，触发器可分为： (1) 基本RS触发器，为电平触发方式。 (2) 简单钟控触发器，为脉冲触发方式。 (