(课程设计电子路标二.docVIP

燕山大学 课 程 设 计 说 明 书 题目： 电子路标（二） 学院（系）： 年级专业： 学 号： 学生姓名： 指导教师：郑兆兆 周莲莲 教师职称：实验师 高级实验师 燕山大学课程设计（论文）任务书 院（系）：电气工程学院 基层教学单位：电子实验中心 学 号 学生姓名 专业（班级） 设计题目 电子路标(二) 设 计 技 术 参 数 ●在双色点阵上显示电子路标（指示人物） ●电子路标能够行走和停止（用不同颜色表示） ●行走20秒后停止10秒 ●在2个动态数码管显示行走和停止的时间 设 计 要 求 ●用双色点阵发光管显示电子路标 ●用频率组模块作为频率信号发生器 ●动态数码管显示时间 工 作 量 ●学会使用Max+PlusII软件、Verilog HDL语言和实验箱； ●独立完成电路设计，编程下载、连接电路和调试； ●参加答辩并书写任务书。 工 作 计 划 了解EDA的基本知识，学习使用软件Max+PlusII，下发任务书，开始电路设计； 学习Verilog HDL语言，用Verilog HDL进行程序设计 学习使用实验箱，继续电路设计； 完成电路设计； 编程下载、连接电路、调试和验收； 6. 答辩并书写任务书。 参 考 资 料 《数字电子技术基础》.阎石主编.高等教育出版社. 《EDA课程设计A指导书》. 指导教师签字 郑兆兆 周莲莲 基层教学单位主任签字 金海龙 说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。 2012年 1 月 5 日 目 录 第1章 设计说明 ……………………………………………………………………………4 1.1 设计思路 ……………………………………………………………………………4 1.2 模块介绍 ……………………………………………………………………………4 1. 3 真值表 ……………………………………………………………………………5 第2章 Verilong HDL 设计源程序 ………………………………………………………7 第3章 波形仿真……………………………………………………………………………12 第4章 管脚锁定及硬件连线 ……………………………………………………………16 4.1 管脚连接 …………………………………………………………………………16 4.2 硬件连接 …………………………………………………………………………17 第5章 总结 …………………………………………………………………………18 参考文献 ……………………………………………………………………………………18 第一章 设计说明 设计思路： 设置RESET为复位信号，当RESET为高电平时进行复位。CLK为输入频率，上升沿敏感信号，点阵的各个行列为输出端。根据计数器原理，通过a对CLK的记数使其输出的8个状态循环。当CLK频率足够快，使人眼无法分辨时，可看到灯一直亮。该功能用case语句的循环完成。 停止的人物用红色表示。行走的人物用绿色表示。行走的人物用两个图片不断的切换来实现运动。根据计数器原理对CLK进行分频，得到S M 两个频率分别控制红绿灯亮的时间和绿灯时两个行走图片转换的时间。S对CLK计数，记到一定数量使时间为10s，此过程中红灯亮。再记到一定数量使时间为20s，此过程中绿灯亮。在计数到0，实现循环。从而使红灯亮10s绿灯亮20s。绿灯亮的期间，M对CLK计数，当记到一定数量使时间为0.5s时，人物行走图片1亮，再记到相同数量时，时间为0.5s，人物行走图片二亮。再计数到0，实现循环，从而使绿色人物显示成动态走动的效果。上述功能用if...else...语句嵌套完成。 由于动态数码管的余辉现象和人眼的视觉暂留现象，通过对数码管的高频扫描可以实现多个数码管同时亮。通过一位变量Z对CLK计数，可实现对两个数码管的扫描，本设计选中七号管和八号管，分别对七号管和八号管赋值，七号管有十个状态每一秒变化一次然后循环，八号管有三个状态，每十秒变化一次，通过计数P可实现对他们的赋值。 2.模块介绍：整个程序在两个ALWAYS模块内完成，不需编译顶层文件，用RESET控制复位，用CLK控制程序的进行。可以将其分成如下三个小模块： 停止模块：通过计数产生八种状态，通过case语句实现对其循环扫描。 行走模块：其原理和停止一样，为让人物动起