EDA3-8译码器的设计.docVIP

《EDA技术》课程实验报告 学生姓名： 所在班级： 电信1102 指导教师： 记分及评价： 报告满分 3分 得 分 实验名称 实验4：3-8译码器的设计 任务及要求 【基本部分】 在QuartusII平台上，采用文本输入设计方法，通过编写VHDL语言程序，完成3-8译码器的设计并进行时序仿真。 设计完成后生成一个元件，以供更高层次的设计调用。 实验箱上进行验证。 【发挥部分】 修改设计，完成3-6译码器的设计，并进行时序仿真。 实验程序 library ieee; use ieee.std_logic_1164.all; entity seqs is port( s:in std_logic_vector(2 downto 0); y:out bit_vector(7 downto 0)); end entity seqs; architecture art of seqs is begin ---- s=s1 s2; process(s) begin if(s=000 ) then y= elsif(s=001 ) then y= elsif(s=010 ) then y= elsif(s=011 ) then y= elsif(s=100 ) then y= elsif(s=101 ) then y= elsif(s=110 ) then y= elsif(s=111 ) then y= else null; end if; end process; end art; 仿真及结果分析 图4-1 3-8译码器仿真图 用三位拨码开关代表译码器的输入端a、b、c，将之分别与EP1K30TC144-3芯片的相应管脚相连；用LED灯来表示译码器的输出，将D0...D7对应的管脚分别与8只LED灯相连。从图中可见，首先判断使能端口en状态，当满足高电平时，判断三个输入端口A、B、C的状态；来决定八个输出的状态。输入en和A、B、C需要独立可变的输入激励，所以最好选择开关，独立可变，易于控制；译码器输出为8位数据，使用独立显示各个数据位的设备较好，故选用8个LED知识灯来表示。具体引脚分配见下表。 硬件验证 引脚锁定情况表： 小结 通过这次实验，让我们更加了解了quaterII的使用，并深入体会到了VHDL语言的广泛应用。一方面培养了我用自己的专业知识解决问题的能力，进一步理解了理论必须运用于实际的重要性，加深了我对这门课程及专业知识的理解，对以后的工作学习生活都有很大的意义；另一方面我也发现自己很多的不足，对以前所学过的知识理解得不够深刻，掌握得不够牢固，这都是自己以后需要深入学习和克服的问题。