Cadence IC简介.doc

国家集成电路人才培养基地 培训资料(1) Cadence入门教程 2006-7-19  目 录 一、Cadence概述 1 二、运行Cadence 3 2.1建立个人工作目录 3 2.2启动Cadence之前的配置 3 2.3拷贝相关的技术文件 3 2.4启动Cadence 4 2.5建立个人工作库 4 三、电路图的输入——Composer 7 3.1新建原理图 7 3.2添加器件 8 3.3连线 9 3.4设置元件参数 10 3.5放置端口 11 3.6检查并存储 11 四、创建Symbol——Composer 13 4.1打开inverter原理图 13 4.2创建Symbol 13 4.3编辑Symbol并保存 14 五、电路仿真——ADE 15 5.1创建缓冲器原理图和Symbol 15 5.2创建仿真电路 16 5.3打开仿真环境 17 5.4设计变量 18 5.5仿真设置 18 5.6选择输出，并保存当前仿真设置 20 5.7进行仿真并查看波形 20 5.8仿真结果分析 21 六、版图设计——Virtuoso Layout Editing 26 6.1新建layout 26 6.2参阅设计规则手册 27 6.3设置LSW窗口可见层 27 6.3画第一个反相器 28 6.3.1画第一个晶体管——NMOS 28 6.3.2画第二个晶体管——PMOS 31 6.3.4信号线的连接 31 6.3.4连接电源与地 32 6.3.5做衬底接触 33 6.4画第二个反相器 34 6.5画缓冲器版图 35 七、设计规则检查(DRC)——Assura DRC 36 7.1运行Assura DRC 36 7.2查找DRC错误并修改 37 7.3一些高级DRC功能 38 7.3.1屏蔽器件 38 7.3.2屏蔽错误 39 7.3.3把屏蔽掉的错误作为DRC运行参数 39 八、版图和原理图一致性检查—Assura LVS 41 8.1 LVS前的准备 41 8.2 设置并运行Assura LVS 42 8.3 查找LVS错误并修改 43 九、寄生参数提取(PE)——Assura RCX 46 9.1 运行RCX前的准备 46 9.2 设置并运行RCX 46 9.3 查看RCX结果 48 十、后仿真(PS) 50 10.1 运行Hierarchy 50 10.2 对不带寄生参数的原理图进行仿真 52 10.3 对带寄生参数的原理图进行仿真 52 一、Cadence概述 作为流行的EDA工具之一，Cadence一直以来以其强大的功能受到广大EDA工程师的青睐。Cadence可以完成整个IC设计流程的各个方面，如电路图输入(Schematic Input)、电路仿真(Analog Simulation)、版图设计(Layout Design)、版图验证(Layout Verification)、寄生参数提取(Layout Parasitic Extraction)以及后仿真(Post Simulation)。如图1.1所示，我们给出了一个简单的模拟集成电路设计流程，以及对应的Cadence工具。 图1.1 Cadence模拟电路设计流程 本文针对以上流程，通过设计一个简单的缓冲器的原理图到最终的版图，对Cadence的Composer，Analog Design Environment，Virtuoso，Assura等各大功能模块逐一做介绍。 此外再介绍一点关于Cadence平台的知识。Cadence开发了自己的编程语言skill以及相应的编译器，整个Cadence可以理解为一个搭建在skill语言平台上的可执行文件集。初学者对此可以不用理会，当用户深入后，可以用skill语言对Cadence进行扩展。 二、运行Cadence 2.1建立个人工作目录 在登陆工作站后，于桌面空白处右键，tools-Terminal，打开终端。默认是在当前登陆的用户目录下，由于实验室机器是多人使用，为了不致混乱，需要建立自己的工作目录。在终端中输入 mkdir wavehorse 其中wavehorse为自己命名的目录名称，你可以用自己名字的拼音或者其它来作为工作目录名称。然后进入自己的工作目录 cd wavehorse 2.2启动Cadence之前的配置 Cadence初次启动之前需要如下一些配置文件： .cshrc文件：