微处理器(bb)优秀培训书.pptVIP

地址总线 BHE 控制总线 S0 S1 S2 8086 CPU CLK 8259A STB 8282锁存器 （3片） 8286总线 收发器 （2片） OE T DEN ALE CLK S0 S1 S2 AEN IOB CEN INTA MRD MWT 8288 总线 控制器 IORC IOWC MCE/PDEN 8259A 中断控制器 INTA WR DT/R SP/EN RD 图2-6 总线控制器8288与系统的连接 四. CPU的操作和时序 1.指令周期，机器周期与时钟周期的基本概念（P43） * 在微机领域中，称“机器周期”为“总线周期”—BIU完成一次访问存储器操作所需要的时间。 机器周期 机器周期 机器周期 指令周期 M1(Machine Cycle) (取指） M2(读存储器) M3(写存储器) 时钟周期(T状态) 数据寄存器 指针 和变 址寄 存器 AH AL BH BL CH CL DH DL SP BP SI DI AX BX CX DX 暂存寄存器 ALU 标志寄存器FR EU 控制器 ALU数据总线 （16位） 指令队列缓冲器 1 2 3 4 5 6 总线 控制 逻辑 8086 总线 地址加法器 CS DS SS ES IP 内部暂存器 AB(20位) 执行部件（EU） 总线接口部件（BIU） DB(16位) （8位） 队列总线 8086CPU的内部功能结构框图 例题 例1: MOV AX, 1 MOV BX, 2 ADD AX, BX 指令执行后，(AX)=3, OF=0, CF=0, ZF=0, SF=0 例2: MOV AX, FFFFH MOV BX, 1 ADD AX, BX 指令执行后，(AX)=0, OF=0, CF=1, ZF=1, SF=0 芯片引脚特性的描述 8086的工作模式 8086的引脚特性 2.1.3 8086的工作模式和引脚特性 芯片引脚特性的描述： 引脚的功能 信号的有效电平 信号流向 引脚的复用 三态能力 ８０８６的工作模式 8086系统处于最小模式， 就是系统中的CPU只有8086单独一个处理器。 在最大模式 系统中有多个微处理器，其中必有一个主处理器8086，其他处理器称为协处理器或辅助处理器，承担某一方面的专门工作。 8086的引脚特性 VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD(RQ/GT0) HLDA(RQ/GT1) WR(LOCK) M/IO(S2) DT/R(S1) DEN(S0) ALE(QS1) INTA(QS0) TEST READY RESET GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 8086有40个引脚，其中第33 （最小/最大模式）脚很关键，它是一条输入线，可以加高电平，也可以加低电平，由该线所加电平的高或低电平决定24-31引脚的功能（24-31引脚的功能取决于8086工作在最小模式还是最大模式）其他引脚不受第33引脚的影响，我们把这部分引脚称为一般引脚。 最小模式１－４０引脚的功能定义 MN/MX VCC、GND ＣＬＫ AD15-AD0 Ａ１９－Ａ１６／Ｓ６－Ｓ３ BHE/S7 ＡＬＥ RD，ＷＲ Ｍ／ＩＯ ＤＥＮ ＲＥＳＥＴ ＲＥＡＤＹ ＴＥＳＴ ＮＭＩ ＩＮＴＲ ＩＮＴＡ ＨＯＬＤ MN/MX MN/MX =1，8086系统设置为最小模式 在最小模式系统中，全部控制信号由8086提供 VCC 、GND 8086 VCC接入的电压为+5V±10% GND有两条（1，20脚） ＣＬＫ 该时钟信号的占空比为33%（即1/3周期为低电平，2/3周期为高电平）。 系统时钟为CPU和总线控制逻辑电路提供了时序基准（定时手段