第五章习题一、填空题1．寄存器按照功能不同可分为两类寄存器和.docVIP

第五章 习题 一、填空题 1．寄存器按照功能不同可分为两类： 寄存器和 寄存器。 2．数字电路按照是否有记忆功能通常可分为两类： 、 。 3．由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。 4．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。 二、判断并改错（判断各题正误，正确的在括号内记“√”错误的在括号内记“ ×”，并改正） 1、同步时序逻辑电路中的存储元件是任意类型的触发器（　） 2、若某同步时序逻辑电路可以设计成Mealy型或Moore型，则采用Mealy型电路比采用Moore型电路所需状态数目少。（ ） 3、设计一个同步模5计数器，需要5个触发器。（ ） 4、同步时序逻辑电路中的无效状态是由于状态表没有达到最简导致的。（　） 5、一个存在无效状态的同步时序逻辑电路是否具有自启动功能，取决于确定激励函数时序无效状态的处理。（　） 6、同步时序电路由组合电路和存储器两部分组成。（ ） 7、组合电路不含有记忆功能的器件。（ ） 8、时序电路不含有记忆功能的器件。（ ） 9、同步时序电路具有统一的时钟CP控制。（ ） 10、异步时序电路的各级触发器类型不同。（ ） 11、环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（ ） 12、环形计数器如果不作自启动修改，则总有孤立状态存在。（ ） 13、计数器的模是指构成计数器的触发器的个数。（ ） 14、计数器的模是指对输入的计数脉冲的个数。（ ） 15、D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。（ ） 16、把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ ） 17、同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（ ） 18、利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（ ） 三、选择题（从下列各题四个备选答案中选出一个或多个正确答案，并将起代号填在题中的括号内） 1. 下列触发器中，（ ）可作为同步时序逻辑电路的存储元件。 （A）基本R-S触发器 （B）D触发器 （C）J-K触发器 （D）T触发器 2.　构造一个模10的同步计数器，需要（ ）触发器 （A）3个 （B）4个 （C）5个 （D）10个 3.米里型时序电路的输出（　） （A）只与当前外输入有关 （B）只与内部状态有关 （C）与外输入和内部状态有关 （D） 与外输入和内部状态无关 4.电路如图P5.1所示经CP 作用后，欲使,则A、B输入为（ ） （A）A=0 B=1 （B）A=1 B=1 （C）A=0 B=0 （D）A=1 B=0 5、时序电路可以由 组成。 A.门电路 B.触发器或门电路 C. 触发器或触电路和门电路 6、N位二进制加法计数器有 个状态，最大计数值是 。 A.2N-1 B. 2N C. 2N-1 7、计数式脉冲分配器的一般组成是 。 A.计数器 B.译码器 C. 计数器和译码器 8、时序电路的输出状态的改变 。 A.仅与该时刻输入信号的状态有关； B. 仅与时序电路原来的状态有关； C.与上述两个状态都有关 9、一般寄存器应具有的功能： 、 、 、 。 A.保持 B.移位 C. 置数 D.清除 E.计数 10、由触发器组成的计数电路，如果电路中所有触发器的CP端是接在同一脉冲源的称为 计数器；反之，如果电路中只要有一片触发器的CP端没有接到同一脉冲源，则称为 计数器。中规模集成芯片中，凡清零或置数需借助CP起作用的，称为 清零或置数；反之，不需要CP作用的，则称为 清零或置数。 A.异步 B.同步 11、同步计数器和异步计数器比较，同步计数器的显著优点是 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。 12、把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 A.4 B.5 C.9 D.20 13、下列逻辑电路中为时序逻辑电路的是 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 14、 N个触发器可以构成最大计数长