第5章SOPC技术.ppt-武汉工业学院数字逻辑.ppt

第5章 基于NiosⅡ的SOPC软硬件设计 SOPC Builder是Altera公司推出的一种可加快在PLD内实现Nios II嵌入式处理器及其相关接口的设计工具。其功能与PC机应用程序中的“引导模板”类似，设计者可以根据需要确定处理器模块及其参数，选择所需的外围控制电路（如存储器控制器、总线控制器、I/O控制器、定时器等）和外设（如存储器、鼠标、按钮、LED、LCD、VGA等），创立一个完整的嵌入式处理器系统。SOPC Builder还允许用户修改已经存在的设计，为其添加新的设备和功能。 学习目标 通过对本章内容的学习，学生应该能够做到： 了解：NiosⅡ嵌入式处理器的特点。 理解：基于NiosⅡ的SOPC软硬件设计流程。 应用：掌握NIOSII 软核的设计方法；在已经建立好的 Nios II 软核的基础上建立SOPC 各个外设模块；掌握Nios II IDE 软件设计方法；熟悉使用Quartus II、SOPC Builder和Nios II三种工具的配合使用 主要内容 5．1 NiosⅡ处理器系统 5．2 Avalon交换结构总线 5．3 SOPC技术简介 5．4 基于NiosII的SOPC开发实例 5．5实验 5．1 NiosⅡ处理器系统 5．1．1NiosⅡ嵌入式处理器简介 随着SOC技术的兴起，许多专用芯片公司纷纷把嵌入式处理器内核放在自己的ASIC中，构建成片上系统，其中用户较多的是ARM处理器内核。两大供应商Altera公司和Xilinx公司也把ARM和PowerPC硬核放在自己的FPGA中。 Nios是Altera开发的中低端的嵌入式CPU软内核，几乎可以用在Altera的所有的FPGA内部。Nios处理器和外设都是用HDL语盐编写的，在FPGA内部利用通用逻辑资源实现。所以在Altera的FPGA内部实现的嵌入式系统具有极大的灵活性。随着Nios的成功，Altera公司SOPC的概念也广泛被用户所接受。 NiosⅡ嵌入式处理器是Altera公司于2004年6月推出的第二代用于可编程逻辑器件的可配置的软核处理器，性能超过200DMIPS。与第一代Nios相比，NiosⅡ嵌入式处理器的最大处理性能提高了3倍，CPU内核部分的面积最大可缩小1/2（32位Nios 处理器占用1500个LE， Nios II 最少只占用600个LE），广泛应用于嵌入式系统的设计中。 NiosⅡ处理器是一个32位RISC处理器内核，其主要特性如图5-1所示。 Nios II提供3种核不同的内，以满足系统对不同性能和成本的需求，包括快速内核Nios II/f（性能最优，在StratixⅡ中，性能超过200DMIPS，仅占用1800个LE）、标准内核Nios II/s（平衡性能和尺寸）和经济内核Nios II/e（占用逻辑单元最少）。 3种内核的二进制代码完全兼容，具有灵活的性能，当CPU内核改变时，无须改变软件。 图5-1Nios Ⅱ系列处理器的特性 NiosⅡ处理器系统由NiosⅡ CPU和一系列的外设构成。NiosⅡ CPU、片内外设、片内存储器和片外外设的接口都在Altera公司的芯片上实现，相当于在单片上实现一台计算机或微控制器。由于FPGA是可编程的，在FPGA上实现NiosⅡ处理器可以根据设计者的需要对其特性进行裁剪，使其符合性能和成本的要求。因此说，NiosⅡ是一个可配置的软核处理器，“可配置”是指设计者可以根据自己的标准定制处理器，按照需要选择合适的外设、存储器和接口，还可以轻松集成自己专有的功能使设计具有独特的竞争优势。为了满足设计升级的需求，设计人员可以加入多个NiosⅡ CPU、定制指令集、硬件加速器，还可以通过Avalon交换架构来调整系统性能。“软核”意味着NiosⅡ处理器不像ARM那样是由固定的硬芯片来实现，而是由软件处理器来实现，然后用设计文件来配置FPGA芯片。 一个典型NiosⅡ处理器系统如图5-2所示，它包括NiosⅡ处理器内核(NiosⅡ Processor Core)，Avalon总线 (Avalon Switch Fabric)和系统外设。系统外设包括片内ROM、两个定时器(Timer1,Timer2)、URAT、SDRAM控制器、LCD显示驱动、GPIO接口、以太网接口、SD卡接口(Compact Flash Interface) 、连接外部FLASH和SRAM的三态桥(Tristate bridge)。系统中还配置了一个用于调试软件的JTAG模块。 图5-2典型Nios Ⅱ处理器系统 NiosⅡ软核处理器系