静态存储器实验报告.docVIP

计算机科学与技术系 实 验 报 告 专业名称 计算机科学与技术 课程名称 计算机组成与结构 项目名称 静态随机存储器实验 班 级 学 号 姓 名 同组人员 无 实验日期 2015-10-24 一、实验目的与要求 掌握静态随机存储器RAM工作特性及数据的读写方法 二、实验逻辑原理图与分析 2.1 实验逻辑原理图及分析 实验所用的静态存储器由一片6116(2K×8bit)构成(位于MEM单元)，如下图所示。6116有三个控制线：CS(片选线)、OE(读线)、WE(写线)，当片选有效(CS=0)时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS常接地线。 由于存储器(MEM)最终是要挂接到CPU上，所以其还需要一个读写控制逻辑，使得CPU能控制MEM的读写，实验中的读写控制逻辑如下图所示，由于T3的参与，可以保证MEM的写脉宽与T3一致，T3由时序单元的TS3给出。IOM用来选择是对I/O还是对MEM进行读写操作，RD=1时为读，WR=1时为写。 实验原理图如下如所示，存储器数据线接至数据总线，数据总线上接有8个LED灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED灯显示A7…A0的内容，地址由地址锁存器(74LS273,位于PCAR单元)给出。数据开关(位于IN单元)经一个三态门(74LS245)连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。 实验箱中所有单元的时序都连接至操作台单元，CLR都连接至CON单元的CLR按钮。试验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM应为低(即MEM操作)，RD、WR高有效，MR和MW低有效，LDAR高有效。 数据通路图及分析 (画出数据通路图并作出分析) 分析：如果是实验箱和PC联机操作，则可通过软件中的数据通路图来观测实验结果，方法是：打开软件，选择联机软件的“实验——存储器实验”，打开存储器实验的数据通路图（如下图所示）。进行手动操作输入数据，每按动一次ST按钮，数据通路图会有数据流动，反映当前存储器所作的操作（即使是对存储器进行读，也应按动一次ST按钮，数据通路图才会有数据流动），或在软件中选择“调试——单周期”，其作用相当于将时序单元的状态开关置为‘单步’档后按动了一次ST按钮，数据通路图也会反映当前存储器所作的操作，借助于数据通路图，可以仔细分析SRAM的读写过程。 四、实验数据和结果分析 4.1 实验写入数据如图所示及分析 1．第一组地址和写入数据 ⑴ 将IN单元地址置WR/RD/IOM/为000,IOR=0，LDAR=1，按动ST产生T3脉冲, 即将地址打入AR中，如图： ⑵ 写入数据：将IN单元数据置WR/RD/IOM/为100,IOR=0，LDAR=0，按动ST产生T3脉冲，如图： 2．第二组地址和写入数据 ⑴ 将IN单元地址置WR/RD/IOM/为000,IOR=0，LDAR=1，按动ST产生T3脉冲, 即将地址打入AR中，如图： ⑵ 写入数据：将IN单元数据置WR/RD/IOM/为100,IOR=0，LDAR=0，按动ST产生T3脉冲，如图： 3．第三组地址和写入数据 ⑴ 将IN单元地址置WR/RD/IOM/为000,IOR=0，LDAR=1，按动ST产生T3脉冲, 即将地址打入AR中，如图： ⑵ 写入数据：将IN单元数据置WR/RD/IOM/为100,IOR=0，LDAR=0，按动ST产生T3脉冲，如图： 4．第四组地址和写入数据 ⑴ 将IN单元地址置WR/RD/IOM/为000,IOR=0，LDAR=1，按动ST产生T3脉冲, 即将地址打入AR中，如图： ⑵ 写入数据：将IN单元数据置WR/RD/IOM/为100,IOR=0，LDAR=0，按动ST产生T3脉冲